



Universidad
Carlos III de Madrid

UNIVERSIDAD CARLOS III DE MADRID
ESCUELA POLITÉCNICA SUPERIOR

Departamento de Tecnología Electrónica

**DISEÑO E IMPLEMENTACIÓN DEL
CONTROLADOR DE UN DIODO LÁSER PARA
TRANSMITIR DATOS ETHERNET A
VELOCIDADES DE GIGABIT/S SOBRE FIBRA
ÓPTICA DE PLÁSTICO**

Trabajo Fin de Grado
Grado en Ingeniería Electrónica Industrial y Automática

Autora: Tamara Trillo Gómez

Tutor: Plinio Jesús Pinzón Castillo





Título:

Diseño e implementación del controlador de un diodo láser para transmitir datos Ethernet a velocidades de Gigabits/s sobre fibra óptica de plástico.

Autora: TRILLO GÓMEZ, TAMARA

El tribunal:C2-GIEIA-3-08

Presidente: VERGAZ BENITO, RICARDO

Vocal: GÓMEZ MIGUEL, RAQUEL

Secretario: GARCÍA HARO, JUAN MIGUEL

Realizado el acto de defensa y lectura del Trabajo Fin de Grado el 8 de octubre de 2014.en Leganés, en la Escuela Politécnica Superior de la Universidad Carlos III de Madrid, acuerda otorgarle la CALIFICACIÓN de

VOCAL

SECRETARIO

PRESIDENTE



**“Todos nuestros sueños pueden
convertirse en realidad si tenemos
el coraje de perseguirlos”**

Walt Disney

Resumen

El presente Proyecto de Fin de Carrera, titulado “Diseño e implementación del controlador de un diodo láser para transmitir datos Ethernet a velocidades de Gigabits/s sobre fibra óptica de plástico”, desarrollado en la Universidad Carlos III de Madrid, bajo supervisión del profesor Plinio Jesús Pinzón Castillo, tiene como finalidad el diseño y la posterior implementación de la electrónica necesaria para convertir datos, a velocidades de 1 Gbit/s, en las corrientes de polarización y modulación de un diodo láser a 650 nm, para su transmisión sobre un enlace de fibra óptica de plástico (POF).

Para el diseño del circuito esquemático se usará el programa de diseño asistido por ordenador OrCad Capture y posteriormente se realizará el diseño de la PCB (placa de circuito impreso) haciendo uso de OrCadLayout en base a toda la información recopilada anteriormente.

El desarrollo de la memoria se presenta dividido en un total de 6 capítulos, en primer lugar se hace toda la explicación teórica y posteriormente la validación del circuito.

En el primer capítulo, titulado “Introducción”, se encuentran todos los fundamentos teóricos necesarios para el diseño del circuito impreso. Aparece una introducción a los diodos, así como la clasificación de los materiales y los tipos de diodos existentes en el mercado, conceptos generales de las comunicaciones por fibra óptica haciendo hincapié en las SI-POF, nombrando sus ventajas, desventajas y aplicaciones, fundamentos básicos de la operación del diodo láser y de los circuitos driver. Y por último generalidades sobre el diseño de circuitos impresos.

En el segundo capítulo se justifica el porqué se decide la realización de este proyecto.

A continuación, en el tercer capítulo se definen los objetivos fundamentales a conseguir tras finalizar el diseño.

En el cuarto capítulo, el más extenso e importante de todos, dónde se centra principalmente todo el estudio, es llamado “Memoria”. En él se explican de forma detallada todo el proceso e implementación del circuito, con las herramientas OrCad Captura y OrCad Capture CIS, así como todos los cálculos necesarios. Para finalizar el capítulo se muestran los resultados obtenidos.

El quinto capítulo expone los costes económicos del desarrollo del proyecto teniendo en cuenta tanto los materiales como el proceso de fabricación.

El sexto capítulo es dedicado a las conclusiones obtenidas una vez finalizado el Trabajo Fin de Grado y las posibles mejoras y trabajos futuros partiendo del resultado final.

Keywords: PCB, OrCad Capture CIS, OrCad Layout, driver, POF.

Abstract

This Thesis Project entitled "Design and implementation of a laser diode driver to transmit data at speeds of Ethernet Gigabit / s over plastic optical fiber", developed at the University Carlos III of Madrid, under supervision of Prof. Plinio Jesus Castillo Pinzón, aims to design and subsequent implementation of the electronics required to convert data at speeds of 1 Gbit / s in the bias currents and modulation of a laser diode at 650 nm for transmission over a link plastic optical fiber (POF).

To design the schematic circuit will be used OrCad Capture CIS and then the design of the PCB will be performed using OrCad Layout based on all the information collected previously.

The development of the memory is divided into 6 chapters, starting with the theoretical explanation and later, the validation of the final circuit is presented.

In first chapter, entitled "Introduction", are all necessary theoretical fundamentals for the design of printed circuit boards. An introduction to the diodes, and the classification of materials and the types of diodes in the market, general concepts of fiber optic communications doing emphasis on SI-POF, speaking about advantages, disadvantages and applications. Also appears basics operation of the laser diode and the driver circuits. Finally an overview of the design of printed circuit boards.

In chapter 2, is the justification of why this project is made.

Then, in the third chapter are defined the fundamentals objectives to achieve after finish the Thesis.

Chapter 4 is the largest and the most important one, is called "Memory", and explains in detail the process and implementation of the circuit, with the programs of CADOrCad Capture CIS and OrCad Layout, as well as all the necessary calculations. At the end, the results obtained are shown.

The fifth chapter represents the economic costs considering the materials and the manufacturing process.

Chapter 6 is dedicated to the conclusions obtained at the end of the Bachelor Thesis, possible improvements and future works based of the final results.

Keywords: PCB, OrCad Capture CIS, OrCad Layout, driver, POF.

Agradecimientos

Este documento, que indica el final de una etapa en mi vida y el principio de otra, va dedicado a todas estas personas que me han acompañado en este viaje y sobre todo a aquellas dispuestas a continuar conmigo en esta nueva etapa de mi vida que está por llegar.

Empezaré por mi familia, por ser ellos las personas más cercanas: un

GRACIAS enorme y esencial para la persona más importante de mi vida,

mi hermana, por haber sido mi gran compañera de juegos, de risas y de lágrimas desde el día que nació, por contagiarme en cada momento su carácter positivo y regalarme continuamente su sonrisa, sin ella nada sería igual. A mis padres, por luchar por mí en cada momento de mi vida, por estar ahí hasta conseguir mi sueño, ¡por fin tenéis una hija ingeniera!, gracias por formarme y educarme, por habérmelo dado todo y por haber confiado siempre en que sería capaz de llegar a la cima, os quiero. A mis abuelos, Felipe y Conchi, sé que ellos están enormemente orgullosos de mí en estos momentos. A mis pequeños Lucía y Nicolás por el simple hecho de existir en mi vida. A mi tito Jorge y a mi tita Juani por haber estado desde la distancia pendiente de mis logros. Y por supuesto, a mi gran estrella, a mi abuelo al que tengo en mi corazón y que desde el cielo me da fuerzas y me guía para seguir adelante.

A todos los profesores que desde mis primeros pasos me han formado, algunos de los cuales han dejado de ser “profes” para convertirse en amigos. Especial nombramiento a Isabel Canales por ser esa gran persona que me introdujo en el mundo de la ingeniería, por haber sido mi profe, mi amiga y mi confidente, y recibirme con una gran sonrisa cada vez que voy a visitarla, sé que ella se alegra de que haya llegado hasta aquí.

A mis amigos de toda la vida, aquellos grandes y valiosos tesoros que se conservan desde la infancia, con los que empecé algo tan básico como leer o sumar, en especial a ellos, mis dos grandes pilares, mis casi hermanos, Dani y David, que llevan toda una vida apoyándome en los momentos más difíciles y por supuesto sonriendo conmigo en los momentos felices, GRACIAS POR VUESTRA SINCERA AMISTAD, por transmitirme que “las únicas herramientas para conseguir un buen trabajo son la perseverancia y la responsabilidad”. A mi segunda mamá, Rosa, por traer al mundo a estas dos grandes personas, por haberme visto crecer y seguir ahí en cada logro.

A *TODOS* y cada uno de mis niños y niñas que me han regalado millones

de sonrisas y buenos momentos durante estos años y a sus papás por su maravillosa comprensión, en especial a Merche y Elena y a mis niñas Inés y Cris. Y por supuesto, a mi pequeña Raquel y su mamá, Angélica.

A *TODOS* y cada uno de mis compañeros y amigos de la UC3M,

destacando al grupo bilingüe de electrónica, aquellos que han sido mi segunda familia durante estos años, duros pero preciosos, con los que he compartido los nervios de los exámenes, trabajos, prácticas y millones de momentos buenos. Inma y Oleñka, mis dos grandes compañeras durante este viaje que parecía tan interminable gracias por ser como sois, por vuestra amistad, por compartir risas y lágrimas, por vuestros grandes abrazos, siempre seréis una parte importante de mí. Isma, por ser una de las personas más grande que existe, por estar siempre ahí en lo bueno y en lo malo, por confiar en mí en cada momento, por tu apoyo, tu insustituible comprensión, por ayudarme tantísimo con térmica (te debo una parte muy grande de ese aprobado), por todas las tardes en las salas de informática y por infinitas razones más, simplemente:

¡GRACIAS! Omar, tal vez debería haberte nombrado en los amigos de

la infancia, y es que así es, mi gran amigo de la infancia y de la universidad, gracias por haberme dado la oportunidad de compartir todos estos años contigo. A Javi por su continua ayuda. Y al resto de compañeros especiales que han formado parte de mi día a día.

Plinio Jesús Pinzón, mi tutor de este proyecto, por estos meses, por la gran ayuda, por tu esfuerzo, por la dedicación, por decirme continuamente que todo saldrá bien. Nada de esto habría sido posible sin tu continua ayuda semana tras semana,

¡GRACIAS!

Y al resto de personas que de una manera o de otra han aportado un grano de arena en mi carrera aunque no pueda nombrar a todos: a las personas que tengo lejos y a distancia me aportan apoyo y cariño continuo. Mil gracias al pequeño Pablo y como no a su mamá, Marta, por dejarme verle crecer. A Scherezade por haberme demostrado tanto en tan poco tiempo. Al especialista que me sacó adelante cuando ni yo misma lo veía posible y demuestra que existen personas que trabajan por vocación. Mis vecinos José e Isabel, por alegrarse de cada aprobado, por oír los llantos de los suspensos. Natipor las miles de copias hechas y por ser ella la que ha impreso la carrera, mis conocimientos, y finalmente este proyecto. Y el final va dedicado a esa

GENTE TÓXICA que me ha hecho ser más fuerte. *¡ÉXITOS!*

Índice

1.1.	Introducción a los diodos	2
1.1.1.	Clasificación de los materiales	2
1.1.2.	Tipos de diodos	4
1.2.	Comunicaciones por fibras ópticas	7
1.2.1.	¿Qué es una fibra óptica?	8
1.2.2.	Ventajas de la fibra óptica de sílice	9
1.2.3.	Desventajas de la fibra óptica de sílice	10
1.2.4.	Aplicaciones generales de la fibra óptica	10
1.3.	Fibra de tipo SI-POF	10
1.3.1.	Aplicaciones de la fibra óptica de plástico.	11
1.4.	Transmisiones ópticos: LEDs y LDs	11
1.4.1.	¿Qué es un láser de semiconductor?	12
1.4.2.	Diferencias entre un diodo LED y un diodo láser	12
1.4.3.	Diferentes estructuras de un diodo láser	13
1.4.4.	Ventajas de un diodo láser	14
1.4.5.	Funcionamiento de un diodo láser.....	14
1.4.5.1.	Curva de un diodo láser.....	15
1.4.5.2.	Dependencia de los parámetros del diodo láser con la temperatura	16
1.4.5.3.	Aplicaciones de los láseres de semiconductores	17
1.5.	Driver diodo láser	19
1.5.1.	¿Qué es un circuito driver?.....	19
1.5.2.	¿Cómo trabaja un driver diodo láser?	19
1.5.3.	Aplicaciones de un driver diodo láser de semiconductor.....	20
1.6.	¿Qué es un circuito impreso?	20
1.6.1.	Estructuras y materiales de los circuitos impresos	21
1.6.2.	Tipos de circuitos impresos	21
1.6.3.	¿Qué es el screenprinting ó serigrafía?.....	22
1.6.4.	Aplicaciones de los circuitos impresos	23
2.1	Motivación del Trabajo Fin de Grado	26
3.1	Objetivos	28
3.2	Recursos utilizados.	28
3.3	Tareas a desarrollar y planificación.	29
4.1.	Diseño	32
4.1.1.	Especificaciones técnicas	32

4.1.2. Selección del integrado	33
4.1.3. Descripción del ADN 2848.....	34
4.1.3.1. Bloque funcional del ADN 2848.....	34
4.1.3.2. Descripción funcional de cada uno de los pines.....	34
4.1.3.3. Dimensiones del ADN 2848.....	36
4.1.4. Cálculos del diseño.....	36
4.1.4.1. Cálculos para el control del LD.....	36
4.1.4.2. Cálculos de las alarmas.....	39
4.1.4.3. Cálculos de la potencia consumida	40
4.2. Captura esquemática	41
4.2.1. OrCad	41
4.2.2. Descripción del diseño2.....	42
4.2.2.1. Lista de materiales (BOM)	47
4.2.2.2. Descripción y características principales de los componentes.....	48
4.2.2.2.1. Conectores SMA	49
4.2.2.2.2. Resistencias SMD	50
4.2.2.2.3. Diodos	50
4.2.2.2.4. Potenciómetros multivoltas.....	52
4.2.2.2.5. Condensadores	52
4.2.2.2.6. Transistores bipolares	53
4.2.2.3. Descripción de los bloques del diseño en OrCad.....	54
4.2.2.3.1. Captura esquemática del driver.....	54
4.2.2.3.2. Captura esquemática del acoplo	54
4.2.2.3.3. Captura esquemática de la alimentación	55
4.2.2.3.4. Captura esquemática de la entrada de datos	55
4.2.2.3.5. Captura esquemática de las alarmas.....	56
4.3. Diseño del circuito impreso	56
4.3.1. OrCad Layout	57
4.3.2. Compatibilidad Electromagnética	58
4.3.3. Restricciones y/o especificaciones del diseño.....	59
4.3.4. Footprints.....	60
4.3.5. Emplazamiento de las componentes.....	63
4.3.6. Enrutado de la placa	65
4.3.7. Resultados obtenidos	66



4.4. Resultados experimentales.....	67
5.1. Costes de los materiales.....	79
5.2. Costes de fabricación.....	81
6.1. Conclusiones obtenidas.....	83
6.2 Posibles mejoras futuras.....	84

Lista de tablas

Tabla 1: Lista de abreviaturas	xvii
Tabla 2: Diferencias entre diodos LED y diodos láser	12
Tabla 3: Diferentes estructuras de un diodo láser	13
Tabla 4: Clasificación de las distintas PCBs	22
Tabla 5: Cronograma	30
Tabla 6: Características diodo láser L650P007	32
Tabla 7: Estudio de los diferentes drivers	33
Tabla 8: Función pines ADN2848	35
Tabla 9: Corriente monitor correspondiente a la potencia de salida	37
Tabla 10: Potencia óptica del diodo láser	38
Tabla 11: Corriente del monitor	38
Tabla 13: Valor de Vcc	40
Tabla 14: Valor de la corriente Ibias	40
Tabla 15: Tabla de clases PCB	60
Tabla 16: Resultados experimentales	77
Tabla 17: Presupuesto Componentes	80
Tabla 18: Coste Ingeniería	81
Tabla 19: Coste Total	81

Lista de figuras

Figura 1: Diagrama de banda de energía de un material aislante	2
Figura 2: Diagrama de banda de energía de un material conductor	2
Figura 3: Diagrama de banda de energía de un material semiconductor	3
Figura 4: Estructura de semiconductores tipo P	3
Figura 5: Estructura de semiconductores tipo N	4
Figura 6: Diodo detector	4
Figura 7: Diodo rectificador	4
Figura 8: Diodo Zéner	5
Figura 9: Diodo varactor	5
Figura 10: Diodo LED	5
Figura 11: Diodo LÁSER	5
Figura 12: Diodo estabilizador	6
Figura 13: Diodo túnel	6
Figura 14: Diodo Pin	6
Figura 15: Diodo backward	6
Figura 16: Diodo Schottky	6
Figura 17: Fotodiodo	7
Figura 18: Conexión punto a punto	7
Figura 19: Aplicaciones de la fibra óptica	8
Figura 20: Capas de una fibra óptica	8
Figura 21: Guiado de luz en una fibra óptica	9
Figura 22: Diodo Láser elegido	12
Figura 23: Símbolo LD	12
Figura 24: Espectro emitido por un LED y un LASER	13
Figura 25: Resonador Fabry- Perot	15
Figura 26: Funcionamiento de un diodo láser	15
Figura 27: Curva de un diodo láser	16
Figura 28: Potencia de emisión del diodo láser en función de la corriente aplicada	16
Figura 29: Dependencia de la temperatura	17
Figura 30: Lector de discos ópticos compactos	18
Figura 31: Lectura de códigos de barras	18
Figura 32: Comunicación de datos de fibra óptica	18
Figura 33: Modulación digital y analógica	19
Figura 34: Circuito driver	19

Figura 35: Estructura de una PCB	21
Figura 36: PCB flexible.....	21
Figura 37: PCB rígida.....	21
Figura 38: PCB rígida- flexible	22
Figura 39: Serigrafía.....	23
Figura 40: Aplicaciones de los circuitos impresos.....	24
Figura 41: Transmisión de información de un PC a otro.....	26
Figura 42: Bloque funcional ADN2848	34
Figura 43: Pines ADN2848.....	34
Figura 44: Dimensiones ADN2848.....	36
Figura 45: Potencia óptica Vs. Corriente del monitor.....	38
Figura 46: Flujo de trabajo para la captura del esquemático	42
Figura 47: Configuración 1	42
Figura 48: Captura esquemático completo	44
Figura 49: Bloques del sistema	45
Figura 50: Configuración 2	46
Figura 51: Configuración 3	47
Figura 52: Lista de materiales	47
Figura 53: Placa de componentes SMD.....	48
Figura 54: Componente THD	48
Figura 55: Placa de componentes THD	48
Figura 56: Tipos de conectores.....	49
Figura 57: Conector SMA.....	49
Figura 58: Tipos de resistencia SMD	50
Figura 59: Tipos de diodos.....	50
Figura 60: Diodos LED SMD	51
Figura 61: Diodo láser L650P007.....	51
Figura 62: Diodo 1N4007	51
Figura 63: Potenciómetro multivuelatas	52
Figura 64: Tipos de condensadores.....	52
Figura 65: Condensador SMD.....	52
Figura 66: Condensador electrolítico	53
Figura 67: Tipos de transistores.....	53
Figura 68: Transistor 2N2222 SMD.....	53
Figura 69: Captura esquemática del driver	54
Figura 70: Condensadores de desacoplo	55
Figura 71: Circuito de alimentación	55

Figura 72: Circuito de entrada de datos	56
Figura 73: Circuito de alarmas	56
Figura 74: Flujo de trabajo OrCad Layout	57
Figura 75: Flujo de trabajo PCB	57
Figura 76: Compatibilidad Electromagnética	58
Figura 77: Generación de la Netlist	59
Figura 78: Propiedades de los pads	60
Figura 79: Footprint VRES16	61
Figura 80: Footprint SM/R_0805	61
Figura 81: Footprint SM/C_0805	61
Figura 82: Footprint SOT23_123	61
Figura 83: Footprint CYL/D.200/LS.100/.031	62
Figura84: Footprint RF/SMA/V	62
Figura85: Footprint SIP/TM/L.300/3	62
Figura 86: Footprint DAX1/1N_4001-4007	63
Figura 87: Footprint SM/D_1206_12	63
Figura 88: Capa AST	64
Figura 89: Capa DRD	64
Figura 90: Spreadsheet ->statistics	66
Figura 91: Herramienta DRC	66
Figura 92: PCB final	67
Figura 93: Rutado de la PCB, capa TOP	67
Figura 94: Rutado de la PCB, capa BOTTOM	67
Figura 95: PCB con componentes soldados, capa TOP	68
Figura 96: PCB con componentes soldados, capa BOTTOM	68
Figura 97: Fuente de alimentación	69
Figura 98: Multímetro	69
Figura 99: Osciloscopio	69
Figura 100: Analizador de señales	70
Figura 102: Bloques de la PCB	71
Figura 104: Conexión de la placa 2	72
Figura 105: BIAS TEE	72
Figura 106: Señal de osciloscopio 1	73
Figura 107: Señal de osciloscopio 2	73
Figura 108: Señal de osciloscopio 3	74
Figura 109: Señal de osciloscopio 4	75
Figura 110: Señal de osciloscopio 5	76



Figura 111: Señal del osciloscopio 6.....	76
---	----

Lista de abreviaturas, acrónimos y símbolos

Símbolo	Significado siglas	Significado en castellano
AC	Alternatingcurrent	Corriente alterna
BOM	Bill Of Materials	Lista de Materiales
CAD	ComputerAidedDesign	Diseño Asistido por Ordenador
CPLD	ComplexProgrammableLogicDevice	Dispositivo Lógico Programable Complejo
DC	DirectCurrent	Corriente continua
DRC	DesignChecking Rules	Diseño Comprobación de Reglas
EMC	ElectromagneticCompatibility	Compatibilidad Electromagnética
EMF	Electromagnetic Field	Campo Electromagnético
EMI	ElectromagneticInterference	Interferencia Electromagnética
FPGA	Field ProgrammableGateArray	Placa programable
LASER	Light Amplification by Simulated Emission of Radiation	Amplificación de luz por emisión estimulada de radiación
LD	Laser Diode	Diodo láser
LED	Light EmittingDiode	Diodo emisor de luz
PCB	PrintedCircuit Board	Circuito impreso
PDI	Proportional integral- derivativecontroller	Controlador proporcional derivador integrador
POF	PlasticOpticalFibers	Fibra óptica de plástico
PPM	Pulse Position Modulation	Modulación por Posición de Pulsos
PTFE	POLITETRAFLUORETILENO	POLITETRAFLUORETILENO
RFI	Radio FrequencyInterference	Interferencia de radiofrecuencia
SI-POF	Step - Index Plastic Optical Fibers	Fibras ópticas de salto de índice
SMD	Surface Mount Device	Dispositivo de Montaje Superficial
THT	ThroughHoleTechnology	Tecnología de agujero pasante

Tabla1: Lista de abreviaturas



Lista de anexos

Anexo 1: Estudio de los drivers	88
Anexo 2: Manual OrCad Layout	92
Anexo 3: Como crear una Footprint	98
Anexo 4: Datasheet Láser diodo L650P007	102
Anexo 5: Driver ADN2848	104
Anexo 6: Normativa ITU-T-G958.....	115
Anexo7: Application Note AN-637	116
Anexo 8: Contenidos del pack OrCad PCB Designer	122
Anexo 9: Información del pack OrCad PCB Designer.....	125



Capítulo 1: Introducción

En este primer capítulo se hará una breve introducción de los conceptos básicos necesarios a tener en cuenta para el desarrollo de este proyecto, prestando especial atención a la fibra óptica de plástico, el diodo láser y al circuito controlador (Driver) de un Diodo Láser.

1.1. Introducción a los diodos

Este apartado se centra en una breve explicación de algunos conceptos básicos necesarios para la posterior comprensión del desarrollo de este proyecto. Se introducen ideas generales sobre la clasificación de los materiales sólidos, los distintos tipos de diodos existentes en el mercado e introducción a fibras ópticas de plástico, diodos láser y drivers así como su funcionamiento y sus aplicaciones.

1.1.1. Clasificación de los materiales

En general todos los sólidos existentes se dividen en tres grupos diferentes [10]:

1. **Aislantes:** materiales que no son conductores de la electricidad. Un buen aislante, como es el caso del cuarzo fundido, tiene una conductividad eléctrica de $2 \cdot 10^{-17}$ mohs/ metro. El diagrama de banda de energía [1] de un, material aislante es el que se muestra en la figura 1.




Figura 1: Diagrama de banda de energía de un material aislante

2. **Conductores:** materiales que son conductores de la electricidad. Un buen conductor, como la plata, tiene una conductividad de 6×10^7 mohs/metro. (Véase figura 2)




Figura 2: Diagrama de banda de energía de un material conductor

3. **Semiconductores:** materiales con una conductividad eléctrica intermedia entre materiales conductores y no conductores. Ejemplos de materiales semiconductores son el germanio y el silicio entre otros. En la figura 3 se puede observar la banda de energía de este tipo de materiales.




Figura 3: Diagrama de banda de energía de un material semiconductor

La conductividad de un semiconductor aumenta con la temperatura, al contrario de lo que sucede con los materiales metálicos, cuya conductividad disminuye con la temperatura debido al aumento del nivel vibracional de los átomos.

Es posible aumentar la conductividad de un semiconductor puro, añadiéndole una pequeña cantidad de “átomos contaminantes” con tres ó cinco electrones de valencia en lugar de sólo cuatro.

La introducción de átomos con tres electrones de valencia da lugar a una estructura cristalina imperfecta en la cual quedan huecos positivos que son los que aumentan la conductividad del material, este tipo de materiales son conocidos como semiconductores de tipo P (*figura 4*).




Figura 4: Estructura de semiconductores tipo P

La introducción de átomos contaminantes con cinco electrones de valencia forma una estructura cristalina imperfecta, en la cual han quedado electrones en exceso que incrementan la conductividad del material, estos materiales reciben el nombre de semiconductores tipo N (*figura 5*).




Figura 5: Estructura de semiconductores tipo N

1.1.2. Tipos de diodos

Resumiendo brevemente, un diodo es un componente electrónico que permite el paso de la corriente en un solo sentido. Es una unión de semiconductores muy sencilla, generalmente de silicio, y se encuentra prácticamente en cualquier dispositivo electrónico. A continuación se muestra una breve descripción de los tipos de diodos existentes así como el símbolo que representa a cada uno de ellos y su apariencia física. [2]

1. **Diodo detector:**(figura 6) están fabricados de germanio y se caracterizan por tener una unión p-n muy pequeña. Operan a frecuencias altas y con señales pequeñas. Se emplean como receptores de radio.




Figura 6: Diodo detector

2. **Diodo rectificador:**(figura 7) son dispositivos semiconductores que sólo conducen en directa (por encima de 0.7 V), en polarización inversa no conducen, por lo que permiten rectificar una señal.




Figura 7: Diodo rectificador

3. **Diodo Zéner:**(figura 8) se distinguen por mantener un voltaje constante en sus terminales cuando se encuentran polarizados inversamente. El diodo Zéner polarizado directamente se comporta como un diodo normal. Se emplean como elementos de control.




Figura 8: Diodo Zéner

4. **Diodo varactor:** (figura 9) dispositivos semiconductores que trabajan polarizados inversamente y actúan como condensadores variables controlados por voltaje. Se emplean en osciladores, receptores de radio y televisión, amplificadores, entre otras aplicaciones.




Figura 9: Diodo varactor

5. **Diodo emisor de luz (LED):** (figura 10) entregan luz al aplicárseles un determinado voltaje, si se ha polarizado directamente, la luz que emiten puede ser de diferentes colores dependiendo de su composición.




Figura 10: Diodo LED

6. **Diodo láser:** (figura 11) también son conocidos como láser de semiconductor. Más adelante (Ver sección 1.4) se explicaran sus características y funcionamiento.




Figura 11: Diodo LÁSER

7. **Diodo estabilizador:**(figura 12) formados por varios diodos en serie, cada uno de ellos produce una caída de tensión correspondiente a su tensión umbral. Trabajan en polarización directa.




Figura 12: Diodo estabilizador

8. **Diodo túnel:** (figura 13) se caracterizan por poseer una zona de agotamiento extremadamente delgada y por tener en su curva una región de resistencia negativa, donde la corriente disminuye a medida que aumenta el voltaje. Se usan como detectores, amplificadores, osciladores...




Figura 13: Diodo túnel

9. **Diodo Pin:** (figura 14) son dispositivos desarrollados para trabajar a frecuencias muy elevadas. Se usan como resistencias variables por voltaje.




Figura 14: Diodo Pin

10. **Diodo backward:** (figura 15) son diodos de germanio que presentan en polarización inversa una zona de resistencia negativa similar a las de los diodos túnel.




Figura 15: Diodo backward

11. **Diodo Schottky:** (figura 16) están hechos de silicio y se caracterizan por poseer una caída de voltaje directa muy pequeña y ser muy rápidos. Se utilizan como fuentes de potencia, sistemas digitales y equipos de alta frecuencia.




Figura 16: Diodo Schottky

12. Fotodiodos:(figura 17) son diodos provistos de una ventana transparente, y cuya corriente inversa puede ser controlada en un amplio rango, regulando la cantidad de luz que pasa por la ventana. Se utilizan como sensor de luz en fotografías, sistemas de iluminación, comunicaciones ópticas...




Figura 17: Fotodiodo

En el diseño a realizar se utilizan diodos LEDs, un diodo láser y un diodo de protección de tipo 1N4007, los cuáles se explican detalladamente en el apartado 4.2.2.2, el cual está dedicado a la descripción y funcionamiento de los componentes usados en este proyecto.

1.2. Comunicaciones por fibras ópticas

Hasta hace unos años, este tipo de comunicaciones por fibras ópticas se utilizaban sólo como enlaces punto a punto, ó *pointtopoint*, (véase figura 18) para sustituir a los cables metálicos, aprovechando las ventajas que presentan las fibras ópticas.




Figura 18: Conexión punto a punto

En estos sistemas la señal óptica se restringía a la capa física del sistema, realizándose todo el procesado de señal en el dominio electrónico (por ejemplo: la amplificación, enrutamiento y conmutación). La gran demanda de un mayor ancho de banda a un precio bajo ha conllevado a la necesidad de una mayor capacidad de red, de esta forma se han desarrollado nuevos esquemas de transmisión con múltiples longitudes de onda y nuevos componentes para el procesado de la señal de información en el dominio óptico, eliminando la necesidad de conversiones de señales ópticas a eléctricas (y viceversa), intermedias. Por lo tanto, se ha pasado de utilizar el dominio óptico como mero soporte para el transporte de la señal de la información a incorporarse este dominio óptico las funciones de conmutación y enrutamiento de la red de comunicaciones, dando lugar a las denominadas nuevas REDES TODO ÓPTICAS [3] En la figura 19 se muestran diferentes aplicaciones de este tipo de señales.




Figura 19: Aplicaciones de la fibra óptica

1.2.1. ¿Qué es una fibra óptica?

Es uno de los principales medios de transmisión en redes de datos, con una previsión de crecimiento en el futuro debido al gran desarrollo de las redes ópticas de banda ancha. La información se transmite en forma de luz que se envía mediante un hilo muy fino (aproximadamente del ancho de un cabello humano en el caso de las fibras de sílice) de material transparente, vidrio ó materiales plásticos, esa fuente de luz puede ser un láser ó un LED. Para proteger esta estructura la fibra se rodea de diferentes cubiertas que le dan flexibilidad y protección frente a los agentes externos [4],[5].

Cada filamento consta de un núcleo central de plástico o cristal (sílice) con un alto índice de refracción, rodeado de un material similar pero con un índice de refracción más bajo. La *figura 20* muestra la estructura interna de una fibra óptica.




Figura 20: Capas de una fibra óptica

Cuando la luz llega a la superficie que limita con un índice de refracción menor, se refleja en gran parte, cuanto mayor sea la diferencia de índices y mayor el ángulo de incidencia, se habla entonces de reflexión interna total.

En el interior de una fibra óptica, la luz se va reflejando contra las paredes, en ángulos muy abiertos, de tal forma que prácticamente avanza por su centro, como se puede observar claramente en la *figura 21*. De este modo, se pueden guiar las señales luminosas con pérdidas muy bajas por largas distancias.




Figura 21: Guiado de luz en una fibra óptica

Las fibras ópticas más comunes son las de Sílice. Estas suelen tener núcleos de 10 μm (monomodo) y de 62.5 μm (multimodo). Sin embargo, en los últimos años se incrementa el uso de fibras ópticas de plástico (POF), en redes de corta distancia (< 100 m), que poseen dimensiones muy superiores (hasta ~980 μm de núcleo). A continuación veremos las ventajas y desventajas de cada tipo de fibra.

1.2.2. Ventajas de la fibra óptica de sílice

La aparición de la fibra óptica trajo consigo cantidad de ventajas respecto a los medios de transmisión ya existentes. Sus principales ventajas se citan a continuación [14]:

- Gran ligereza.
- Una banda de paso muy ancha, lo que permite flujos muy elevados (del orden del GHz).
- Pequeño tamaño, por lo tanto ocupa poco espacio.
- Algunas (multimodo) poseen gran flexibilidad, por lo tanto facilita la instalación.
- Son compactas.
- Las fibras ópticas de sílice son resistentes al calor, al frío y a la corrosión.
- Inmunidad total a las perturbaciones de origen electromagnético, lo que implica una calidad de transmisión muy buena, ya que la señal es inmune a las tormentas y otras condiciones meteorológicas.
- Gran seguridad: la intrusión en una fibra óptica es fácilmente detectable por el debilitamiento de la energía lumínica en recepción, además, no radia nada, lo que es particularmente interesante para aplicaciones que requieren alto nivel de confidencialidad.
- No produce interferencias.
- Atenuación muy pequeña independiente de la frecuencia (solo depende de la longitud de onda de operación), lo que permite salvar distancias importantes sin elementos activos intermedios.
- Alto grado de fiabilidad.
- Capacidad de tolerar altas diferencia de potencial sin ningún circuito adicional de protección y no hay problemas en cuanto a los cortocircuitos.
- En cuanto a sus características eléctricas presenta la ventaja de no necesitar tierra común ya que no conduce.
- Son bio-compatibles, por lo que son utilizadas en aplicaciones médicas.

1.2.3. Desventajas de la fibra óptica de sílice

Algunas de las desventajas de la fibra óptica de sílice con respecto a otros medios de transmisión son [14]:

- Las fibras ópticas son muy frágiles.
- Se necesitan transmisores y receptores costosos.
- Los empalmes entre fibras son difíciles de realizar (se requiere personal cualificado).
- En muchas ocasiones se necesitan realizar procesos de conversión eléctrica-óptica.
- La fibra óptica convencional no puede transmitir potencias ópticas muy altas.
- No transmite energía eléctrica. La energía debe proveerse por conductos separados.

1.2.4. Aplicaciones generales de la fibra óptica

La fibra óptica tiene múltiples aplicaciones en [7]:

- Comunicaciones de datos.
- Iluminación.
- Displays.
- Aplicaciones médicas ó industriales.
- Sensores para medir tensiones mecánicas, temperatura, presión y otros parámetros.
- Endoscopios.
- Telefonía.
- Envasado.
- Manejo de materiales.
- Automatización industrial.
- Sistemas de televisión por cable.
- Transmisión de imágenes astronómicas de alta resolución.
- Implementación de conexiones de datos de corta distancia en edificios, redes del hogar, interior de aviones, vehículos ó incluso dispositivos electrónicos.

1.3. Fibra de tipo SI-POF

Las fibras ópticas de plástico de salto de índice (SI-POF) aparecen como una solución de bajo coste en comparación a las fibras de sílice. Tienen núcleo de 980 μm y revestimiento de 20 μm . Las POF parecen aparentemente un tejido de nylon [17]. La fibra está compuesta de polimetilo de metacrilato (PMMA) como material principal, revestido por un polímero fluorado. En general las fibras SI-POF presentan las siguientes ventajas:

- No se oxida, es insensible a la humedad y a las atmósferas saladas y garantiza conexiones fiables durante más de 20 años.
- Ofrecen capacidad de datos de hasta un Gigabit por segundo.
- La POFes más flexible y dúctil, por lo tanto mucho más fácil de manejar que otros tipos de fibras.
- Puede ser instalada por cualquiera sin la necesidad de poseer de herramientas especiales.
- Alto grado de fiabilidad.

- Poseen gran flexibilidad, por lo tanto facilita la instalación.
- Pequeño tamaño, en comparación a los cables de cobre, por lo tanto ocupa poco espacio.
- La mayor ventaja de la POF en comparación con el cobre reside en sus escasas necesidades de espacio pero con similar rendimiento de transmisión.
- Es conductor de la luz visible, lo que hace que se pueda comprobar a simple vista si una conexión funciona.
- Encaja en casi cualquier conducto ó tubería.
- Inmunidad total a las perturbaciones de origen electromagnético, lo que implica una calidad de transmisión muy buena, ya que la señal es inmune a las tormentas y otras condiciones meteorológicas. Además, pueden ser instaladas con seguridad junto a líneas de conducción eléctrica.
- La fibra óptica de plástico tiene coste menor al del cobre y a la sílice.
- Algunas de ellas tienen gran resistencia mecánica.

Entre sus desventajas fundamentales se encuentran las siguientes:

- Elevadas pérdidas, en comparación con la fibra de sílice.
- Solo se utiliza en el rango visible, donde ofrece una atenuación aceptable.
- Ancho de banda limitado en comparación con las de sílice (14 MHz x 100m).
- En muchas ocasiones se necesitan realizar procesos de conversión eléctrica- óptica.

1.3.1. Aplicaciones de la fibra óptica de plástico.

Hoy en día la fibra óptica de plástico tiene numerosas aplicaciones, siendo la industria automovilística donde se le dan uno de los usos más importantes debido a que poseen un menor peso que el cobre y además es inmune a cualquier tipo de interferencia electromagnética. En la industria automovilística, las fibras ópticas de plástico se utilizan para controlar sistemas de navegación, cámara de video, sistemas de seguridad, etc.

En la comunicación en los hogares las POFs son utilizadas para la red de servidores de datos, reproductor de DVD e internet a alta velocidad, entre otras aplicaciones. También se usan en la robótica, multimedia, monitorización de video. [15]

1.4. Transmisiones ópticas: LEDs y LDs

Los transmisores ópticos más comunes son dispositivos semiconductores como es el caso de los diodos emisores de luz (LEDs) y de los diodos láser (LDs). La principal diferencia entre ambos es que los diodos LEDs producen una luz incoherente (dispersa) mientras que los láseres producen una luz coherente (no dispersa). Para que éstos puedan ser utilizados en comunicaciones ópticas es necesario que sean compactos, eficientes y fiables, operando en un rango de longitud de onda óptima (para el tipo de fibra de que utiliza) y modulables en altas frecuencias.

1.4.1. ¿Qué es un láser de semiconductor?

Un láser de semiconductor (ó diodo láser) es un dispositivo semiconductor, como su propio nombre indica, similar a los diodos LED que bajo unas condiciones adecuadas emite luz láser. Su aspecto físico y símbolo quedan representados en las *figuras 22 y 23*.

La palabra LASER proviene de las siglas en inglés: Light Amplification by Stimulated Emission of Radiation.



Figura 22: Diodo Láser elegido



Figura 23: Símbolo LD

La luz que producen estos diodos pueden ser luz visible (roja, verde ó azul) ó luz invisible (infrarroja). Los láseres de semiconductor son los dispositivos láser más pequeños y eficientes, con un rendimiento global de entre el 5 y el 50%.

1.4.2. Diferencias entre un diodo LED y un diodo láser

Las principales diferencias entre un diodo LED y un diodo láser se reflejan en la *tabla 2* [6]. A continuación, en la *figura 24*, se puede observar la diferencia entre un espectro emitido por un diodo LED, a la izquierda, y uno emitido por un diodo LÁSER en la parte derecha.

Diodos LED	Diodos láser
Mayor estabilidad térmica	Más rápido
Menor potencia de salida	Mayor potencia de salida
Mayor tiempo de vida	Construcción más compleja
Emisión incoherente	Emisión coherente de luz
Más económico	Actúan como fuentes adecuadas en sistemas de comunicaciones
Velocidad de modulación de hasta 200MHz	Modulación a altas velocidades (GHz)
Ancho de banda espectral de hasta 50 nm	Ancho de banda espectral menor a 15 nm
Existen fotones con mayores dispersiones en cuanto a las longitudes de onda	Los fotones emitidos por láser poseen longitudes de onda muy cercanas entre sí

Tabla 2: Diferencias entre diodos LED y diodos láser




Figura 24: Espectro emitido por un LED y un LASER

1.4.3. Diferentes estructuras de un diodo láser

En la *tabla 3* se reflejan las diferentes estructuras básicas de diodos láser [9]:






Tipo de Láser	Estructura del láser	Confinamiento de la radiación
Homounión		Pequeño confinamiento en el plano del papel
Heterounión simple		Confinamiento bueno en una cara del plano perpendicular
Doble heterounión		Confinamiento de la radiación buena en ambas caras del plano perpendicular
Línea basada en la ganancia		
Heterounión enterrada (Geometría de línea basada en índices)		Confinamiento de la radiación buena en ambos planos, horizontal y vertical

Tabla 3: Diferentes estructuras de un diodo láser

El nombre de cada grupo o familia viene dado por el tipo de materiales existentes cerca de la capa activa:

- **Homounión:** todo el láser está constituido por un mismo material. En este tipo de estructura simple, los fotones emitidos no están confinados en direcciones perpendiculares al eje del láser, con lo que su eficiencia es muy baja.

- **Heterounión simple:** en un lado de la capa activa existe otro material con una brecha de energía diferente, lo que produce un cambio en el índice de refracción de los materiales. La segunda capa suele ser de un material similar al de la primera, sólo que con un índice de refracción menor.
- **Doble heterounión:** se coloca un material distinto a ambos lados de la capa activa, con un índice de refracción menor. Este tipo de estructuras confinan la luz dentro de la capa activa, por lo tanto son más eficientes

1.4.4. Ventajas de un diodo láser

Un diodo láser posee múltiples ventajas:

- Son muy eficientes.
- Son muy fiables.
- Son muy baratos.
- Permiten la modulación directa de la radiación emitida, simplemente controlandola corriente eléctrica a través de la unión p-n.
- La radiación emitida es función lineal de la corriente (siempre que se opere en la región lineal).
- Volumen y peso pequeños.
- Umbral de corriente que necesitan para poder funcionar es muy bajo.
- Consumo bajo de energía comparado con otras fuentes de luz.

1.4.5. Funcionamiento de un diodo láser

Cuando un diodo convencional o LED se polariza en directa, los huecos de la zona p se mueven hacia la zona n y los electrones de la zona n hacia la zona p; ambos desplazamientos de cargas constituyen la corriente que circula por el diodo. Si los electrones y huecos están en la misma región, pueden recombinarse cayendo el electrón al hueco y emitiendo un fotón con la energía correspondiente a la banda prohibida. [6], [9]

Esta emisión espontánea se produce normalmente en los diodos semiconductores, pero sólo es visible en algunos de ellos (como los LEDs), que tienen una disposición constructiva especial con el propósito de evitar que la radiación sea reabsorbida por el material circundante, y habitualmente una energía de la banda prohibida coincidente con la correspondiente al espectro visible; en otros diodos, la energía se libera principalmente en forma de calor, radiación infrarroja o radiación ultravioleta.

En condiciones apropiadas, el electrón y el hueco pueden coexistir un breve tiempo, del orden de nanosegundos, antes de recombinarse, de forma que si un fotón con la energía apropiada pasa por casualidad por allí durante ese periodo, se producirá la emisión estimulada, es decir, al producirse la recombinación el fotón emitido tendrá igual frecuencia, polarización y fase que el primer fotón.

En los diodos láser, para favorecer la emisión estimulada y generación de luz láser, el cristal semiconductor del diodo puede tener la forma de una lámina delgada con un lado totalmente

reflectante y otro sólo reflectante de forma parcial (aunque muy reflectante también), lográndose así una unión PN de grandes dimensiones con las caras exteriores perfectamente paralelas y reflectantes. Es importante aclarar que las dimensiones de la unión PN guardan una estrecha relación con la longitud de onda a emitir.

Este conjunto forma una guía de onda similar a un resonador de tipo Fabry- Perot [8] (ver figura 25). En ella, los fotones emitidos en la dirección adecuada se reflejarán repetidamente en dichas caras reflectantes (en una totalmente y en la otra sólo parcialmente), lo que ayuda a su vez a la emisión de más fotones estimulados dentro del material semiconductor y consiguientemente a que se amplifique la luz (mientras dure el bombeo derivado de la circulación de corriente por el diodo).




Figura 25: Resonador Fabry- Perot

Parte de estos fotones saldrán del diodo láser a través de la cara parcialmente transparente (la que es sólo reflectante de forma parcial). Este proceso da lugar a que el diodo emita luz, que al ser coherente en su mayor parte (debido a la emisión estimulada), posee una gran pureza espectral. Por tanto, como la luz emitida por este tipo de diodos es de tipo láser, a estos diodos se los conoce por el mismo nombre. Véase figura 26. [9]




Figura 26: Funcionamiento de un diodo láser

1.4.5.1. Curva de un diodo láser

Para el correcto funcionamiento de este diodo láser, la salida óptica únicamente puede ser generada y mantenida, si la entrada de corriente de polarización (Bias Current), está por encima del umbral (I_{th}), tal y como representa la curva característica del diodo láser en la figura 27. [9]




Figura 27: Curva de un diodo láser

La corriente de modulación será la que nos permita enviar información, ya que esta corriente serán impulsos a la salida, y en los instantes en los que haya un impulso será cuando el diodo láser estará emitiendo luz, por lo tanto estaremos enviando información.

Estos impulsos se generan de acuerdo con la modulación PPM que es la que recoge la información transmitida.

La *figura 28* muestra un ejemplo de la potencia emitida por un diodo láser en función de la corriente aplicada, se aprecia claramente que la pendiente correspondiente a la acción láser es mucho mayor que la correspondiente a un LED [10].




Figura 28: Potencia de emisión del diodo láser en función de la corriente aplicada

1.4.5.2. Dependencia de los parámetros del diodo láser con la temperatura

Uno de los problemas fundamentales de los diodos láser es el aumento del umbral de corriente con la temperatura [9], [10]. A la vez que la corriente va fluyendo por el diodo, se va generando calor, si no hay una buena disipación la temperatura aumenta, por lo tanto también aumentará el umbral de corriente (ver gráfica de la *figura 29*). Estos cambios de temperatura afectan a la longitud de la onda emitida por el diodo láser, lo que produce un aumento de la longitud de onda emitida proporcional al aumento de la temperatura hasta que se produce un salto a otro modo longitudinal de emisión, tal y como muestra la siguiente figura:




Figura 29: Dependencia de la temperatura

Como se observa en la figura para mantener la potencia óptica constante, a pesar del cambio de temperatura es necesario aumentar la corriente de operación del LD. Este efecto está relacionado con la siguiente expresión:

$$I_{th} = I_{tho} \cdot \exp\left(\frac{T_j}{T_o}\right)$$

Dónde:

- I_{th} = corriente del umbral del LD, y que es típica de cada diodo.
- I_{tho} = corriente del umbral para una temperatura de referencia.
- T_j = variación de temperatura de la unión p-n del LD.
- T_o = temperatura característica de operación del LD.

Estas variaciones en la temperatura obligan a diseños especiales para poder conseguir una emisión continua de alta potencia.

1.4.5.3. Aplicaciones de los láseres de semiconductores

La utilización de los láseres semiconductores ha venido en aumento en los últimos años, debido a su tamaño reducido, tienen un rendimiento muy alto comparado con otros tipos de láseres (más del 30% de la energía que consume es transformada en energía óptica), tienen un tiempo de vida promedio de 15.000 horas y son alimentados con tensiones y corrientes relativamente bajas, es por estas razones por las cuales este tipo de láser tiene un amplio campo de aplicación.

Actualmente el uso de este tipo de diodos no se restringe sólo a su empleo como fuente de luz en las fibras ópticas, sino que tiene diversos usos [11]:

1. Cualquier aplicación del área tecnológico- científica que demande un láser de intensidad no muy alta.
2. Impresoras láser.
3. Aplicaciones militares.
4. Lectores de discos ópticos compactos como CDs, DVDs y Blu-Ray. (figura 30)




Figura 30: Lector de discos ópticos compactos

5. Tratamientos médicos.
6. Sensores.
7. Lectura de códigos de barra. (véase figura 31)



Figura 31: Lectura de códigos de barras

8. Comunicaciones de datos de fibra óptica, donde las líneas de transmisión por medio de cables eléctricos son sustituidas por fibras ópticas. La figura 32 muestra la idea básica de estos sistemas de comunicación.




Figura 32: Comunicación de datos de fibra óptica

9. Sistemas de comunicaciones atmosféricos.
10. Escáneres.
11. Interconexiones ópticas entre circuitos integrados.
12. Radiación de sistemas biológicos

1.5. Driver diodo láser

En general, el transmisor óptico de un sistema de comunicación por fibra óptica está compuesto por un modulador y una fuente de luz asociada con un circuito driver (controlador). Una fuente de información genera la señal que se desea transmitir y lo envía para ser adaptado para la transmisión en el modulador. La fuente de información, llamada de generador de señales, define el tipo de información a ser transmitida. Para el caso de una señal digital, la señal es representada por un conjunto de valores, que en general, en comunicación óptica, es binario. En el caso de una señal analógica, generalmente ella es representada por una combinación de senoides, con varias frecuencias, amplitudes y fases. La *figura 33* representa los diferentes tipos de modulación.




Figura 33: Modulación digital y analógica

1.5.1. ¿Qué es un circuito driver?

Es un circuito electrónico que convierte la señal de tensión electrónica en una señal de corriente para poder modular la fuente de luz. A continuación se muestran dos tipos diferentes de circuitos driver: driver para los LEDs (*figura 34.A*) y driver para los láseres (*figura 34.B*):




Figura 34: Circuito driver

1.5.2. ¿Cómo trabaja un driver diodo láser?

La función principal de un driver es proveer unas corrientes adecuadas de polarización (I_{BIAS}) y modulación (I_{mod}) a un diodo láser, es por ello que a la hora de elegir el driver se tiene en cuenta las características eléctricas y ópticas del LD elegido (ver *anexo 4*).

Un driver láser de semiconductor puede trabajar de dos formas:

1. Producir tensión constante (en el fotodiodo monitor), de manera que la corriente también lo sea, así como la potencia óptica que emite el láser (muchos LDs incluyen un fotodiodo monitor de la potencia óptica)
2. Producir corriente constante impulsada por un diodo láser.

En el caso a estudiar en este trabajo se trata de un driver diodo láser encargado de generar la corriente de bias, para ello se ha seleccionado el circuito integrado ADN2848, por lo tanto se hace hincapié en el funcionamiento de este dispositivo.

Dicho integradoutiliza unalgoritmo de controlúnico para controlar tanto la potencia media (averagepower) como la relación de extinción del LD (extinction ratio) después de la configuración inicial procedente de la fábrica. El número de componentes externos y el área de la PCB son bajos debido a que tanto la potencia como el extinction ratio están totalmente integrados. Posee dos alarmas programables: *laser fail* y *laser degrade*, encargadas respectivamente de indicar el “final de vida” y el si se produce error. Ver apartado 4.1.3 para la descripción detallada de dicho driver.

1.5.3. Aplicaciones de un driver diodo láser de semiconductor

Un driver de diodo láser tiene múltiples aplicaciones entre las que destacan [11]:

- PDI para controlar la temperatura.
- Enclavamientos de seguridad.
- Conexiones digitales cruzadas
- Sistemas de retransmisión.
- Regeneradores de señal.
- Transmisores ópticos.
- Gigabit Ethernet.

1.6. ¿Qué es un circuito impreso?

Un circuito impreso, también conocido como PCB (PrintedCircuitBoard), es una placa de material aislante, provisto de unas pistas o caminos de material conductorque sirven para interconectar los diversos componentes que constituyen el circuito en cuestión. Los caminos son generalmente de cobre, mientras que la base se fabrica de resina de fibra de vidrio reforzada, como puede ser cerámica, plástico, teflón ó algunos tipos de polímeros.

Este tipo de circuitos impresos modernos comenzaron a ser utilizados en el siglo XX. Después de la Segunda Guerra Mundial, los EE.UU. publicó la invención como uso comercial, pero no fue hasta mediados de la década de 1950 cuando los circuitos impresos se convirtieron en algo común de la electrónica de consumo.

1.6.1. Estructuras y materiales de los circuitos impresos

Las tarjetas de circuito impreso constan básicamente de una base aislante sobre la que se deposita una fina capa de material conductor. La *figura 35* muestra la estructura interna de una PCB.




Figura 35: Estructura de una PCB

Las pistas conductoras son generalmente de cobre y mediante la utilización de diferentes medios el cobre no deseado se puede eliminar de las capas no conductoras aprovechándolo para la impresión serigráfica.

1.6.2. Tipos de circuitos impresos

Hay diversos tipos de placas de circuitos impresos, pueden ser rígidas (*figura 37*), flexibles (*figura 36*) ó una mezcla de ambas (*figura 38*), de simple cara conductora, doble ó multicapa y dependiente del tipo de placa se utilizan diferentes materiales, siendo lo más común la placa rígida de fibra de vidrio.




Figura 36: PCB flexible




Figura 37: PCB rígida



Figura 38: PCB rígida- flexible

La *tabla 4* muestra resumidamente la clasificación de las distintas PCB [12].

Clasificación	descripción de las placas
según estructura	placas de circuito impreso de doble capa
	placas de circuito impreso multicapas
según tipo de laminado	placas de circuito impreso con laminado Epoxi- vidrio
	placas de circuito impreso con laminado de PTFE
	placas de circuito impreso con laminado de Poliamida
	placas de circuito impreso con laminados BT y con resinas Epoxídicas
según construcción	placas de circuito impreso multicapacon taladros enterrados y taladros ciegos
	placas de circuito impreso multicapa con diferentes conexiones entre capas
	placas de circuito impreso multicapa con disipadores de calor externos
según características eléctricas	placas de circuito impreso impedancia controlada
	placas de circuito impreso para microondas

Tabla 4: Clasificación de las distintas PCBs

1.6.3. ¿Qué es el screenprinting ó serigrafía?

La producción de las PCBs han sido siempre un problema debido a su pequeño tamaño, para ello a lo largo del tiempo se han ido desarrollando diferentes métodos: método fotográfico, transferencia de tóner, impresión directa del ácido en el cobre y serigrafía. En este caso se fabricó con una máquina fresadora [16].

La técnica más usada en el mundo del circuito impreso es la serigrafía, también conocida como screenprinting, se esta manera se obtienen impresos de muy buena calidad y a muy bajo coste (*ver figura 39*). Se utiliza normalmente en el lado de los componentes y sirven para identificar los componentes y puntos de prueba, entre otros elementos.




Figura 39: Serigrafía

Este sistema de impresión permite realizar múltiples copias del mismo diseño haciéndolo ideal para la producción en serie, aunque no deja de ser un procedimiento manual es uno de los más usados permitiendo trabajos con la calidad y la presentación necesaria para la comercialización. Básicamente consiste en transferir una tinta a través de una malla de seda templada en un marco de madera. La serigrafía requiere de tintas especiales y los colores estándar son Negro, Blanco y Amarillo.

Las principales ventajas de este tipo de impresión son:

- Posibilidad de reproducir más de un circuito en la misma malla.
- Poco tiempo de realización.
- Buena calidad en la impresión.

Actualmente hay cuatro métodos disponibles para la aplicación en la PCB:

1. Serigrafía manual, que puede ser utilizada cuando los anchos de líneas son mayores de 7 mil y la tolerancia de inscripción de 5 mil.
2. LPI (LiquidPhotolmaging), ofrece una mayor precisión y se emplea cuando los anchos de línea son mayores de 4 mil.
3. DLP (DirectLegendPrinting) es la más precisa pero también la de mayor coste.
4. Mediante una máquina de Fresado.

1.6.4. Aplicaciones de los circuitos impresos

Los circuitos impresos tienen numerosas aplicaciones en diferentes campos (*figura 40*) [13]:

- Domótica.
- Energías Renovables.
- Redes eléctricas.
- Automoción.
- Ámbito ferroviario.
- Aeronáutica y aeroespacial.
- Defensa / militar.
- Ingeniería de sistemas.

- Electrónica general, de potencia y de consumo.
- Telecomunicaciones.
- Informática.
- Máquinas recreativas.




Figura 40: Aplicaciones de los circuitos impresos



Capítulo 2: Justificación

En este segundo capítulo, se encuentra la justificación del porqué es necesaria la realización de este Trabajo Fin de Grado.

2.1 Motivación del Trabajo Fin de Grado

La motivación de este Trabajo Fin de Grado viene dada por la necesidad de desarrollar redes de corto alcance (con longitudes inferiores a 100 m) que sean capaces de transmitir datos a velocidades de Gigabit/s. (figura 41) Estas redes de corto alcance son necesarias en entornos del hogar y oficinas, así como en entornos industriales y automovilísticos. Debido a las ventajas ya mencionadas de las fibras de plástico, estas representan el medio de transmisión más prometedor en este tipo de redes.



Figura 41: Transmisión de información de un PC a otro.

La transmisión de datos con fibras de plástico de salto de índice (SI-POF) se suele realizar con una sola longitud de onda (típicamente a 650nm) y la velocidad de transmisión en sistemas comerciales llega hasta 1 Gbit/s en enlaces de 50m. En la actualidad se estudian diferentes esquemas donde se transmiten múltiples longitudes de onda sobre una sola fibra óptica (multiplexión en longitud de onda, WDM) para incrementar la capacidad de transmisión. Por ejemplo, un sistema WDM con 3 longitudes de onda debería, en teoría, triplicar la capacidad de transmisión de un sistema con una sola longitud de onda. Por otra parte, los sistemas WDM sobre fibras SI-POF solo transmiten en el rango visible, debido a las características de la fibra.

La mayoría de los transmisores comerciales se centran en 650 nm. Mientras que los sistemas SI-POF con WDM requieren transmisores con longitudes de onda a 405 nm, 515 nm y 650 nm utilizando LDs.

En el grupo de Displays y Aplicaciones Fotónicas de la Universidad Carlos III se están desarrollando sistemas de transmisión sobre SI-POF con WDM. Y como parte de estos sistemas resulta fundamental el desarrollo de circuitos driver capaces de transmitir datos a velocidades de Gbit/s utilizando LDs en el rango visible.

En este Trabajo Fin de Grado se trata de realizar un primer diseño utilizando un láser a 650 nm de ésta manera puede ser comparado con dispositivos comerciales y podrá ser extendido a otras longitudes de onda.



Capítulo 3: Objetivos

Tras la introducción y la justificación del proyecto, en el tercer capítulo se detallan los objetivos a conseguir, tanto el objetivo principal como los objetivos secundarios que serán imprescindibles para conseguir el resultado final.

3.1 Objetivos

El objetivo principal de este Trabajo de Fin de Grado, titulado “*Diseño e implementación del controlador de un diodo láser para transmitir datos Ethernet a velocidades de Gigabit/s sobre fibra óptica de plástico*”, desarrollado en el departamento de Tecnología Electrónica, bajo la supervisión del profesor Plinio Jesús Pinzón Castillo, es diseñar un circuito driver controlado por un diodo láser cuya función sea la de convertir datos a velocidades altas (1 Gigabit por segundo) con las corrientes de polarización y modulación de dicho diodo láser a 650 nm para su transmisión sobre un enlace de fibra óptica de plástico. Una vez conseguido el diseño se implementaran sobre una PCB rígida.

Para conseguir el objetivo principal se distinguen una serie de objetivos secundarios los cuáles serán imprescindibles para conseguir el primordial:

1. Hacer un estudio de diferentes drivers y elegir el que finalmente se adapte más a las necesidades requeridas que serán impuestas por las características del diodo láser seleccionado.
2. Elegir los componentes electrónicos necesarios para el correcto funcionamiento de la placa de circuito impreso que será posteriormente implementada.
3. Realizar un estudio de los conceptos teóricos necesarios para este Trabajo Fin de Grado.
4. Familiarizarse con los programas de diseño asistido por ordenador que van a ser material imprescindible de trabajo para obtener un buen resultado final: OrCad Capture CIS y OrCadLayout.
5. Fabricar y validar el sistema real, utilizando los equipos de medida presentes en el laboratorio.
6. Documentar todo el procedimiento seguido de manera que pueda servir como una guía para trabajos futuros.

3.2 Recursos utilizados.

Para la realización de la PCB de este proyecto se hacen uso de dos programas software, de los cuáles se hablará en detalle más adelante:

- **OrCad Capture CIS:** permite hacer esquemáticos por ordenador con componentes electrónicos y simular su funcionamiento. Además crea una lista de conexiones para poder pasar dicho esquemático al diseño físico de la PCB.
- **OrCadLayout:** herramienta que sirve para que una vez terminado nuestro diseño electrónico en OrCad Capture CIS y se hayan generado los archivos necesarios, permita diseñar nuestro sistema electrónico en una PCB para posteriormente fabricarla en una placa especialmente creada para ello e implementar los componentes en ella. Además permite crear huellas de cada uno de los componentes y hacer el rutado de la placa para su fabricación.

3.3 Tareas a desarrollar y planificación.

Para conseguir los objetivos descritos en el apartado 3.1 se identifican las diferentes tareas a realizar así como la previsión en el tiempo, representado en el cronograma que corresponde a la *tabla 5*.

- **Tarea 1: Introducción**

El punto de partida consiste en buscar información teórica sobre todos aquellos conceptos básicos para la realización del trabajo propuesto, centrando la explicación en los diodos láser, fibra óptica de plástico y drivers controlados por diodos láser.

- **Tarea 2: Especificaciones del circuito**

Esta tarea se divide en varias partes:

- I. Elección del driver: estudio y comparación entre diferentes tipos de drivers integrados hasta llegar al que más se adapte a los requisitos necesarios.
- II. Elección del resto de los componentes electrónicos: se basa en hacer un estudio de los componentes necesarios para el desarrollo del sistema, así como los cálculos necesarios.
- III. Manejo de OrCad Capture CIS: ver manuales y tutoriales para saber utilizar correctamente la herramienta para crear el esquemático.
- IV. Desarrollo del esquemático: una vez están seleccionados todos los componentes se procede a hacer el esquemático del circuito.

- **Tarea 3: Diseño físico del circuito**

Se divide en las siguientes sub-tareas:

- I. Footprints: consiste en asignar a cada componente la huella que le corresponde según su hoja de características.
- II. Requisitos para hacer un buen emplazamiento de los componentes: estudio y búsqueda de información para hacer un buen emplazamiento de los componentes en la PCB.
- III. Emplazamiento de los componentes: colocar los componentes en la PCB cumpliendo los requisitos previamente estudiados.
- IV. Requisitos para hacer un buen rutado: recogida de información y estudio de las características para hacer un buen rutado de la placa.
- V. Rutado de la placa: realizar mediante OrCadLayout el rutado de la placa.

- **Tarea 4: Fabricación y validación de la PCB.**

- I. Fabricación de la PCB: tras el diseño en OrCadLayout, se manda al departamento de *Oficina Técnica*, en la Universidad Carlos III de Madrid, para la fabricación de la PCB, a continuación, se sueldan los componentes.
- II. Validación de la PCB: comprobar su correcta fabricación validando que los resultados obtenidos experimentalmente sean los que se deseaban.

- **Tarea 5: Redacción del documento**

Finalmente se realiza el desarrollo de la memoria, explicando detalladamente todos los pasos que se siguen hasta llegar al final, así como conceptos teóricos.

- **Tarea 6: Preparación de la presentación de dicho proyecto**

Una vez acabada la memoria lo último que queda por hacer es la preparación de la presentación de dicho proyecto:

- Selección: se hace una selección de los conceptos a incluir en la presentación ya que en tan sólo 20 minutos no se puede explicar todo.
- Preparación de las diapositivas: hacer versiones diferentes de diapositivas y preparar el contenido oral a desarrollar el día de la presentación.













































TAREAS		feb-14				mar-14				abr-14				may-14				jun-14				jul-14				ago-14				sep-14			
		I	I	II	I	I	I	II	I	V	I	I	II	I	V	I	I	II	I	V	I	I	II	I	V	I	I	II	I	V	I	I	II
Tarea 1: Introducción																																	
Tarea 2: Especificacio nes del circuito	Tarea I																																
	Tarea II																																
	Tarea III																																
	Tarea IV																																
Tarea 3: Diseño físico del circuito	Tarea I																																
	Tarea II																																
	Tarea III																																
	Tarea IV																																
	Tarea V																																
Tarea 4: Fabricación y validación de la PCB	Tarea I																																
	Tarea II																																
Tarea 5: Redacción del Documento																																	
Tarea 6: Preparación de la presentación	Tarea I																																
	Tarea II																																

Tabla5: Cronograma



Capítulo 4: Memoria

Una vez estudiados los conocimientos teóricos necesarios para la realización de este Trabajo Fin de Grado, en el cuarto capítulo se van a centrar la mayor parte del estudio, se explica de manera detallada todo el proceso de diseño e implementación del circuito, así como las especificaciones del sistema que se quiere desarrollar, usando el programa asistido por ordenador OrCad Capture CIS para el diseño del esquemático y OrCadLayout para realizar la PCB, ambos pertenecientes a la versión OrCad 15.7.

Finalmente se mostraran los resultados obtenidos experimentalmente.

4.1. Diseño

En este apartado se explicará detalladamente todos los pasos para la selección del circuito y los componentes elegidos, la descripción del driver finalmente elegido, los cálculos necesarios para el diseño, y toda la realización con OrCad, desde el diseño del esquemático hasta la PCB obtenida finalmente.

4.1.1. Especificaciones técnicas

Las especificaciones para el correcto funcionamiento del driver son impuestas por el diodo láser (*tabla 6*) y por el kit de transmisión utilizados en el sistema SI-POF con WDM desarrollado en el grupo de displays y aplicaciones fotónicas. Este sistema necesita transmisores LDs con encapsulado TO, potencia media entre 5 y 20 mW y que puedan manejar velocidades de transmisión de hasta 1 Gbit/s.

A la hora de escoger el diodo láser se ha tenido en cuenta la necesidad de escoger uno que proporcione una potencia media superior a 5 mW. El fabricante que proporcionaba un producto que se ajustara a las necesidades requeridas es *THORLABS*, pero se han estudiado diodos de otros fabricantes como *Panasonic* o *Texas Instruments*.

La siguiente tabla muestra todas las características del diodo láser elegido, en el *Anexo 4* se adjunta su datasheet:

specification	Symbol	Min	Typ	Max
Wavelength, nm	λ_p	640	650	660
Output Power, mW	P_o	–	7	10
Threshold Current, mA	I_{th}	–	20	25
Operation Current, mA	I_{op}	–	28	35
Operating voltage, V	V_{op}	–	2.2	2.6
Beam divergence, deg		5	9	12
		24	28	32
Slope Efficiency, mW/ Ma		0.6	1	1.3
Monitor Current, Ma	I_m	–	0.12	0.3
Astigmatism, μm	A_s	–	–	15
Beam Angle Deviation, deg		–3	–	3
		–3	–	3
Emission Point Accuracy, μm	ΔX	–80		80
	ΔY	–80		80
	ΔZ	–80		80

Tabla 6: Características diodo láser L650P007

4.1.2. Selección del integrado

La principal función de un driver es proveer unas corrientes adecuadas de polarización (I_{bias}) y de modulación (I_{mod}) a un diodo láser. Por ello a la hora de escoger el driver que controlará el sistema se han tenido en cuenta las especificaciones técnicas detalladas en el apartado 4.1.1.

Para la selección del integrado elegido previamente se hizo un estudio, buscando otros drivers y comparando sus características (en el *Anexo 1* se han adjuntado las hojas de características de los diversos drivers que se han estudiado antes de la selección final) hasta llegar al que más se adecuaba a las especificaciones técnicas necesarias, hasta finalmente llegar al driver ADN2848 del fabricante AnalogDevices.

A continuación se muestran algunos de los integrados estudiados así como sus características más importantes (*tabla 7*).

Nombre	ADN 2873	MAX 3869	ADN 2841	MAX 3273	MAX 3850	MAX 3865	MAX 3867	ADN 2848
Fabricante	AnalogDevices	Maxim	AnalogDevices	Maxim	Maxim	Maxim	Maxim	AnalogDevices
Alimentación [V]	3.3	3.3 ó 5	5	3.3	3.3	3.3	3.3 ó 5	3.3
Velocidad de transmisión	50 Mbps - 4.25 Gbps	A partir de 2.5 Gbps	50 Mbps - 2.7 Gbps	A partir de 2.7 Gbps	A partir de 2.7 Gbps	A partir de 2.7 Gbps	A partir de 2.5 Gbps	50 Mbps - 1.5 Gbps
Nº de pines	24	32	48 ó 32	24	32	32	48	32
Dimensiones [mm]	4 * 4	5 * 5	7 * 7 ò 5 * 5	4 * 4	5 * 5	5 * 5	9 * 9	5 * 5
I mod [mA]	5 a 90	5 a 60	5 a 80	5 a 60	5 a 100	A partir de 80	5 a 60	5 a 80
I bias [mA]	2 a 90	1 a 100	2 a 100	1 a 100	1 a 100	A partir de 100	1 a 100	2 a 100
Otras características		control automático de la potencia media	Corriente de monitor del fotodiodo 50 a 1200 mA			Incluye un control ajustable del ancho de banda		Corriente de monitor del fotodiodo 50 a 1200 mA

Tabla 7: Estudio de los diferentes drivers

4.1.3. Descripción del ADN 2848

Tras la selección del driver adecuado a las características necesarias para el sistema a diseñar, se produce a la descripción detallada de éste. (Véase Anexo 5).

4.1.3.1. Bloque funcional del ADN 2848

Como anteriormente se explicó para el desarrollo de este proyecto se usa el driver ADN2848 de la casa “AnalogDevices”. Este dispositivo utiliza un único algoritmo de control para controlar tanto la potencia media como el diodo láser. A continuación la *figura 42* muestra el diagrama funcional de dicho driver:




Figura 42: Bloque funcional ADN2848

4.1.3.2. Descripción funcional de cada uno de los pines

El dispositivo seleccionado posee un total de 32 pines tal y como se muestra en la *figura 43*, donde puede observar que posee una marca que indica donde se sitúa el pin número 1, la *tabla 8* explica brevemente la función de cada uno de ellos.




Figura 43: Pines ADN2848

Nº de pin	Nombre del pin	descripción
1	LBWSET	Ajusta el ancho de banda
2	ASET	Alarma umbral
3	ERSET	Extinction ratio
4	PSET	Potencia óptica media
5	IMPD	Corriente del fotodiodo
6	IMPDMON	Reflejo de la corriente del fotodiodo
7	GND ₄	Conectado a tierra
8	V _{CC4}	Conectado a la alimentación
9	ERCAP	Extinction ratio loop capacitor
10	PAVCAP	Bucle de potencia media del condensador
11	V _{CC1}	Conectado a la alimentación
12	DATAN	Terminal diferencial de datos negativo
13	DATAP	Terminal diferencialde datos positivo
14	GND ₁	Conectado a tierra
15	CLKP	Terminal diferencial negativo de los datos del reloj. Cuando está en uso está conectado a V _{CC}
16	CLKN	Terminal diferencial negativo de los datos del reloj. Cuando está en uso está conectado a V _{CC}
17	CLKSEL	Cuando está activo se conecta a V _{CC}
18	DEGRADE	Alarma de degradación
19	FAIL	Alarma de fallo
20	ALS	Interrupción automática del LD en caso de ruptura del cable
21	VCC ₃	Conectado a la alimentación
22	GND ₃	Conectado a tierra
23	IMMON	Reflejo de la corriente de modulación de salida
24	IBMON	Reflejo de la corriente de salida I _{bias}
25	V _{CC2}	Conectado a la alimentación
26	IMODN	Intensidad de modulación negativa de salida.
27	GND ₂	Conectado a tierra
28	IMODP	Intensidad de modulación positiva de salida. Este pin está conectado al LD
29	GND ₂	Conectado a tierra
30	GND ₂	Conectado a tierra
31	I _{BIAS}	Corriente BIAS del diodo láser
32	CCBIAS	Pin conectado a V _{CC} cuando el LD está acoplado en DC, y conectado a I _{BIAS} cuando el LD está acoplado en AC

Tabla 8: Función pines ADN2848

4.1.3.3. Dimensiones del ADN 2848

El driver elegido para la realización del proyecto tiene las dimensiones (en milímetros) indicadas en la *figura 44*, que como se observa es de 5mm * 5 mm




Figura 44: Dimensiones ADN2848

Como se observa anteriormente el dispositivo tiene unas dimensiones muy pequeñas, lo que dificulta el posterior rutado de la placa y, por lo tanto, la soldadura.

4.1.4. Cálculos del diseño

En los siguientes apartados se desarrollan los cálculos necesarios para el control del diodo láser, las alarmas y finalmente la potencia consumida. El driver ADN2848 se configura con una serie de elementos externos. Esta sección está dedicada al cálculo de dichos elementos en base a las hojas de características del ADN 2848 (Véase ANEXO 5).

Para realizar estas operaciones se tienen en cuenta los requisitos expuestos por el diodo láser L650P007 de la casa Thorlabs (Véase ANEXO 4).

4.1.4.1. Cálculos para el control del LD

En primer lugar es necesario conocer los valores de los potenciómetros R_{PSET} y R_{RESET} , conectados a los pines P_{SET} y R_{RESET} respectivamente, siendo R_{PSET} usado para variar el valor de la potencia media y R_{RESET} se usa para ajustar el extinction ratio al valor deseado.

El valor del potenciómetro R_{PSET} es calculado de la siguiente forma:

$$R_{PSET} = \frac{1,2V}{I_{AV}}$$

Siendo I_{AV} la mitad de la corriente del monitor correspondiente a la Potencia de salida P_O del diodo láser (*tabla 9*):

ESPECIFICACIÓN	SÍMBOLO	MÍNIMO	TÍPICO	MÁXIMO
Longitud de onda, nm	λ_p	640	650	660
Potencia de salida, mW	P_o	–	7	10
Corriente umbral, mA	I_{th}	–	20	25
Corriente de operación, mA	I_{op}	–	28	35
Tensión de operación, V	V_{op}	–	2.2	2.6
Divergencia, deg		5	9	12
		24	28	32
Pendiente de eficiencia, mW/ Ma		0.6	1	1.3
Corriente del monitor, Ma	I_m	–	0.12	0.3
Astigmatismo, μm	A_s	–	–	15
Desviación del ángulo, deg		–3	–	3
		–3	–	3
Emisión precisión del punto, μm	ΔX	–80		80
	ΔY	–80		80
	ΔZ	–80		80

Tabla 9: Corriente monitor correspondiente a la potencia de salida

$$R_{PSET} = \frac{1,2V}{6 * 10^{-5}A} = 20000\Omega = 20k\Omega$$

R_{ERSET} es hallado como se muestra a continuación:

$$R_{ERSET} = \frac{1,2V}{\frac{I_{MPD-CW}}{P_{CW}} * \frac{ER-1}{ER+1} * P_{AV}}$$

Siendo:

- P_{CW} : la potencia óptica especificada en la hoja de datos del diodo láser =7mW (tabla 10).

ESPECIFICACIÓN	SÍMBOLO	MÍNIMO	TÍPICO	MÁXIMO
Longitud de onda, nm	λ_p	640	650	660
Potencia de salida, mW	P_o	–	7	10
Corriente umbral, mA	I_{th}	–	20	25
Corriente de operación, mA	I_{op}	–	28	35
Tensión de operación, V	V_{op}	–	2.2	2.6
Divergencia, deg		5	9	12
		24	28	32
Pendiente de eficiencia, mW/ Ma		0.6	1	1.3
Corriente del monitor, Ma	I_m	–	0.12	0.3
Astigmatismo, μm	A_s	–	–	15
Desviación del ángulo, deg		–3	–	3
		–3	–	3

Emisión precisión del punto, μm	ΔX	-80		80
	ΔY	-80		80
	ΔZ	-80		80

Tabla 10: Potencia óptica del diodo láser

- $I_{\text{MPD_CW}}$: corriente del monitor especificada en la hoja de datos del diodo láser = 0,12 mA (tabla 11).

ESPECIFICACIÓN	SÍMBOLO	MÍNIMO	TÍPICO	MÁXIMO
Longitud de onda, nm	λ_p	640	650	660
Potencia de salida, mW	P_o	–	7	10
Corriente umbral, mA	I_{th}	–	20	25
Corriente de operación, mA	I_{op}	–	28	35
Tensión de operación, V	V_{op}	–	2.2	2.6
Divergencia, deg		5	9	12
		24	28	32
Pendiente de eficiencia, mW/ Ma		0.6	1	1.3
Corriente del monitor, Ma	I_m	–	0.12	0.3
Astigmatismo, μm	A_s	–	–	15
Desviación del ángulo, deg		-3	–	3
		-3	–	3
Emisión precisión del punto, μm	ΔX	-80		80
	ΔY	-80		80
	ΔZ	-80		80

Tabla 11: Corriente del monitor

- ER: corresponde a la relación entre P_1 y P_0 , siendo estos dos valores de la potencia óptica como muestra la siguiente gráfica (figura 45):




Figura 45: Potencia óptica Vs. Corriente del monitor

Teniendo en cuenta que lo ideal es que ER sea 10dB (como se aconseja en las hojas de aplicación del AD2849), suponemos que $P_1=7\text{mW}$ y $P_0=0,7\text{mW}$, por lo tanto:

$$ER = \frac{P_1}{P_0} = \frac{7 * 10^{-3}W}{0,7 * 10^{-3}W} = 10$$

- P_{AV} corresponde al valor medio de la potencia requerida.

$$P_{AV} = \frac{P_1 + P_0}{2} = \frac{7 * 10^{-3} + 0,7 * 10^{-3}}{2} = 3,85 * 10^{-3} W$$

Sustituyendo en la fórmula anterior se obtiene el valor del potenciómetro R_{ERSET} :

$$R_{ERSET} = \frac{1,2V}{\frac{I_{MPD,CW}}{P_{CW}} * \frac{ER-1}{ER+1} * P_{AV}} = \frac{1,2V}{\frac{0,12*10^{-3}A}{7*10^{-3}W} * \frac{10-1}{10+1} * 3,85 * 10^{-3}W}$$

$$R_{ERSET} = 22222\Omega = 22,22k\Omega$$

Al no haber potenciómetros comerciales con los valores de 22,22 kΩy 20 kΩse utilizarán en ambos casos potenciómetros de 50kΩ y se ajustarán hasta obtener el valor deseado.

4.1.4.2. Cálculos de las alarmas

El driver ADN2848 posee dos alarmas activas a nivel alto: DEGRADE and FAIL:

- I_{FAIL} debe indicar si existe una avería importante en el driver.
- $I_{DEGRADE}$ se encarga de comprobar la corriente de polarización del láser. El propósito de este parámetro es indicar la degradación del láser con antelación suficiente como para evitar la avería definitiva del enlace.

Se supone I_{FAIL} como la corriente máxima de operación = 35 mA del diodo láser (tabla 12):

ESPECIFICACIÓN	SÍMBOLO	MÍNIMO	TÍPICO	MÁXIMO
Longitud de onda, nm	λ_p	640	650	660
Potencia de salida, mW	P_o	–	7	10
Corriente umbral, mA	I_{th}	–	20	25
Corriente de operación, mA	I_{op}	–	28	35
Tensión de operación, V	V_{op}	–	2.2	2.6
Divergencia, deg		5	9	12
		24	28	32
Pendiente de eficiencia, mW/ Ma		0.6	1	1.3
Corriente del monitor, Ma	I_m	–	0.12	0.3
Astigmatismo, μm	A_s	–	–	15
Desviación del ángulo, deg		–3	–	3
		–3	–	3
Emisión precisión del punto, μm	ΔX	–80		80
	ΔY	–80		80
	ΔZ	–80		80

Tabla12: Corriente maxima de operación

$I_{DEGRADE}$ corresponde al 90 % del valor de I_{FAIL} , por lo tanto:

$$I_{FAIL} = 35mA \rightarrow I_{DEGRADE} = 0.9 * 35 = 31,5mA$$

Una resistencia conectada entre tierra y el pin ASET se utiliza para ajustar la corriente a la cual esta alarma se activa.

La corriente I_{ASET} se calcula mediante una relación 100:1 con respecto a la corriente I_{FAIL} :

$$I_{ASET} = \frac{I_{FAIL}}{100} = \frac{35mA}{100} = 0,35mA$$

El valor de la resistencia R_{ASET} se calcula con la siguiente expresión:

$$R_{ASET} = \frac{1,2V}{0,35 * 10^{-3}A} = 3428,57\Omega = 3,43 k\Omega$$

4.1.4.3. Cálculos de la potencia consumida

La temperatura para el correcto funcionamiento del driver debe estar por debajo de los 125 °C.

La potencia consumida se calcula con la expresión:

$$P = V_{CC} * I_{CC} + (I_{BIAS} * V_{BIAS_{PIN}}) + I_{MOD} * (V_{MOD_{PIN}} + V_{MODN_{PIN}})/2$$

Siendo:

- $I_{CC} = I_{CCMIN} + 0,3 * I_{MOD} = 50,03 mA$

• $V_{CC} = 3,3 V$, es el valor típico del driver, obtenido de la hoja de datos del ADN2848 (tabla 13):

ALIMENTACIÓN	MÍNIMO	TÍPICO	MÁXIMO	UNIDADES	CONDICIONES
I_{CC}		50		mA	$I_{BIAS} = I_{mod} = 0$
V_{CC}	3.0	3.3	3.6	V	

Tabla 13: Valor de V_{CC}

• La corriente I_{BIAS} que es capaz de generar el integrado va de 2 hasta 100 mA (tabla 14), por las características del láser se toma como valor máximo 35 mA

PARÁMETRO	MÍNIMO	TÍPICO	MÁXIMO	UNIDADES	CONDICIONES/ COMENTARIOS
LASER BIAS (BIAS)					
Corriente de salida I_{bias}	2		100	mA	$I_{bias} < 10\%$ del nominal
ComplianceVoltage	1.2		V_{CC}	V	
I_{bias} DURANTE ALS			0.1	mA	
ALS tiempo de respuesta			5	μs	
CCBIAS ComplianceVoltage	1.2		V_{CC}	V	

Tabla 14: Valor de la corriente I_{bias}

- V_{BIAS_PIN} corresponde a la media del voltaje de I_{BIAS} :

$$V_{BIASPIN} = \frac{3,3 + 1,2}{2} = 2,25V$$

- V_{MODP_PIN} y V_{MODN_PIN} corresponden a los voltajes medios de los pines I_{MODPe} I_{MODN} respectivamente, ambos son 2,4 V.

Finalmente sustituyendo se obtiene el valor de la potencia consumida:

$$P = V_{CC} * I_{CC} + (I_{BIAS} * V_{BIASPIN}) + I_{MOD} * \frac{V_{MODP_PIN} + V_{MODN_PIN}}{2} = 0,63 W$$

Cálculo de la temperatura crítica:

$$T_{DIE} = T_{AMBIENT} + \theta_{JA} * P = 45,16 ^\circ C$$

4.2. Captura esquemática

Tras tener todos los elementos seleccionados se produce a la captura esquemática del circuito a diseñar, para ello se hace uso de la herramienta de diseño asistido por ordenador, OrCad.

4.2.1. OrCad



Las herramientas CAD (Diseño Asistido por Computadora) suelen estar asociadas principalmente con el dibujo, sin embargo, dado que el diseño incluye otras fases, el término CAD es empleado tanto para el dibujo, como para el resto de las herramientas que ayudan a otros tipos de diseño.

El gran impacto que han producido las herramientas CAD sobre el diseño de circuitos electrónicos ha producido que un gran número de compañías dedicadas a la fabricación de software hayan sacado al mercado programas dedicados a esta rama. Como es en el caso de OrCad (herramienta de software proporcionado por Cadence), siendo una de las más completas aplicaciones que se pueden encontrar hoy en día para el diseño y creación de circuitos electrónicos, permitiendo, además de la captura del esquemático, hacer simulaciones esquemáticas de todo tipo.

Entre las principales características de OrCad están que permite fijarla temperatura y demás elementos ambientales que tendrá el circuito, para que, de esta manera, la simulación sea lo más realista posible

Por otro lado también se pueden crear toda clase de diseños: esquemáticos, simulación digital, analógica, una mezcla entre simulación digital y analógica, FPGA, CPLD, realizar síntesis de diseño, crear circuitos impresos, diseñar jerárquicamente, y un largo etcétera.

También permite emplear componentes electrónicos variables, tratar individualmente cada parte del proyecto y optimizar ciertos diseños para reducir costes. Posee capacidad para realizar análisis topológicos, escalar a cualquier tamaño, realizar anotaciones en el propio diseño, hacer capturas gráficas personalizadas de partes del proyecto....

Se usará OrCad Capture CIS para el diseño del esquemático  y OrCadLayout  para la posterior generación de la PCB.

4.2.2. Descripción del diseño2

El flujo de trabajo para la captura del esquemático es el que se muestra en la *figura 46*:




Figura 46: Flujo de trabajo para la captura del esquemático

Para comenzar un nuevo diseño en OrCad se debe realizar la el siguiente paso:

File > New > Project

Se introduce el nombre deseado y se selecciona el tipo de proyecto que se quiere realizar, en este caso AnalogMixed A/D (*figura 47*).




Figura 47: Configuración 1

Una vez hecho el paso anterior, es necesario elegir si el diseño se va a realizar en una sola hoja, como es el caso de este trabajo, o de lo contrario, realizarlo utilizando un modelo jerárquico, quedando cada parte del circuito en una hoja diferente.

A continuación se seleccionan los componentes necesarios para obtener el diseño deseado. Posteriormente se unen con la opción *wire* siguiendo el esquema eléctrico hasta obtener el esquemático completo que se muestra en la *figura 48*, cuyos componentes son:

- 3 potenciómetros multivoltas.
- 10 condensadores SMD.
- 2 condensadores electrolíticos.
- 9 conectores SMA.
- 4 JUMPERS de tres pines.
- 1 diodo 1N4001.
- 1 bobina SMD.
- 14 resistencias SMD.
- 3 conectores TEST POINT.
- 2 transistores bipolar 2N2222 SMD.
- 3 diodos LEDs SMD.
- 1 driver ADN2848.

La *figura 49* muestra la división en bloques del sistema, explicados detalladamente en el apartado 4.2.2.3.

Finalmente mediante:

edit ->properties -> PCB Footprint,

se asocia la huella a cada uno de los componentes.




Figura 48: Captura esquemático completo




Figura 49: Bloques del sistema

Una vez que la captura ya esté lista, es necesario preparar el diseño para llevarlo al OrCadLayout, para ello hay que seguir los siguientes pasos:

1. Renombrar los componentes (Ver configuración de la *figura 50*):

Tool>Annotate




Figura 50: Configuración 2

2. Generar la netlist en formato .mnl, las propiedades se deben poner pulgadas y es necesario seleccionar la opción "Run ECO to Layout" (*figura 51*):

Tool>Createnetlist




Figura 51: Configuración 3

Llegado a este punto el circuito está preparado para su creación de la tarjeta de circuito impreso.

4.2.2.1. Lista de materiales (BOM)

A continuación se muestra la lista de materiales (Bill Of Materials) proporcionada por OrCad Capture CIS.

Dicha lista presenta los componentes usados para la realización del esquemático (Ver *figura 52*), así como la cantidad de cada uno de ellos y sus valores correspondientes.

Revised: Friday, April 04, 2014

Revision:

Bill Of Materials		April 14, 2014		13:11:26	Page1
Item	Quantity	Reference	Part		
1	1	C1	22u		
2	1	C2	220u		
3	2	C3,C4	1u		
4	8	C5,C6,C7,C8,C9,C10,C11, C12	10n		
5	1	D1	1N4001		
6	1	D2	FAIL		
7	1	D3	DEGRADE		
8	1	D4	POWER		
9	9	J1,J2,J3,J4,J5,J6,J7,J8, J9	BNC		
10	1	K1	JUMPER1		
11	3	K2,K3,K4	SW SPDT/SM		
12	1	L1	10uH		
13	2	Q1,Q2	2N2222		
14	3	R1,R3,R4	330		
15	2	R2,R5	10k		
16	3	R6,R7,R10	0		
17	3	R8,R11,R14	820		
18	3	R9,R12,R15	POT/SM		
19	3	R13,R16,R17	1.5k		
20	3	T1,T2,T3	CON1		
21	1	U1	Value		

Figura 52: Lista de materiales

4.2.2.2. Descripción y características principales de los componentes

Para el diseño de esta placa son utilizados componentes de dos tipos:

- **De montaje superficial (SMD):** son soldados en la misma cara en la que están montados, por lo tanto no se necesitan agujeros para las patas de los componentes (*figura 53*), se pueden montar en las dos capas de la PCB. Este tipo de componentes son mucho más pequeños que los THD. Se usan dispositivos de este tipo como son las resistencias, entre otros.



Figura 53: Placa de componentes SMD

- **De agujero pasante (THD):** Los componentes se montan a un lado de la placa mientras que sus patas están soldadas en el lado opuesto (ver *figuras 54 y 55*).




Figura 54: Componente THD




Figura 55: Placa de componentes THD

Estos componentes requieren una gran cantidad de espacio y necesitan un agujero que debe ser perforado en la PCB para cada una de las patas, lo cual quiere decir que sus patillas ocupan espacio en los dos lados de la placa y sus puntos de conexión son bastante grandes. Tienen la ventaja de estar muy bien conectados mecánicamente en comparación con los componentes de montaje superficial. Los conectores SMA y los potenciómetros multivuelas son alguno de los componentes de este tipo usados en la realización del proyecto.

4.2.2.2.1. Conectores SMA

Es un tipo de conector dieléctrico de politetrafluoretileno usado para la transmisión de señales por cable coaxial con un mecanismo roscado, los usados en este proyecto tienen una impedancia de 50 Ohm, y es excelente para la transmisión de señales de hasta 18 GHz. Existen en el mercado versiones del conector que llegan a alcanzar hasta los 46 GHz pero por sus características es un conector con un precio muy elevado. Habitualmente con un acabado en oro para evitar la oxidación.

Los conectores SMA son una alternativa relativamente económica a los conectores APC, útil hasta una frecuencia de 33 GHz. Existen diversos tipos de conectores SMA, mostrados en la *figura 56*.



Figura 56: Tipos de conectores

Para la realización de este proyecto se utilizan conectores **SMA hembra**, representados en la *figura 57*, dicho conector consta de 5 pines, el central es el que se conecta a la tensión y los otros cuatro de los extremos van a tierra.



Figura 57: Conector SMA

4.2.2.2.2. Resistencias SMD

Existen diversos tipos y tamaños de resistencias usadas en circuitos electrónicos tal y como muestra la *figura 58*.




Figura 58: Tipos de resistencia SMD

En este caso se utilizan resistencias de tipo SMD. Las resistencias SMD o de montaje en superficie, ejercen la misma función que las resistencias tradicionales, pero su tamaño es minúsculo, adecuado para montar circuitos mucho más pequeños, con el mismo comportamiento, pero con el correspondiente ahorro de espacio. Otra característica a destacar de este tipo de componentes es que reducen los efectos inductivos con respecto a las resistencias convencionales. Se emplean resistencias SMD de tamaño 0805.

4.2.2.2.3. Diodos

En la *figura 59* se observan los diferentes tipos de diodos comerciales que se pueden encontrar en el mercado:



Figura 59: Tipos de diodos

Los diodos presentes en el proyecto son:

1. **LEDs SMD:** son diodos emisores de luz en los cuales los diodos están montados directamente sobre la superficie de las placas de circuito impreso. Pueden ser de distintos tamaños como se muestran en la *figura 60*.




Figura 60: Diodos LED SMD

Los LEDs son bombillas que se fijan en un circuito eléctrico y son iluminados por el movimiento de los electrones.

Los LEDs SMD pueden ser usados para iluminar en aplicaciones aeronáuticas y automotrices, además de las señales de tránsito. Los LEDs SMD también son usados para iluminar relojes, transmitir información desde controles remotos y para formar números en relojes digitales.

2. **Diodo láser:** Como se explicó anteriormente al detalle un diodo láser es un dispositivo semiconductor que bajo condiciones adecuadas emite luz láser (ver sección 1.4) el LD elegido para este diseño es el L650P007, mostrado en la *figura 61*, de la casa Thorlabs.



Figura 61: Diodo láser L650P007

3. **Diodo protector 1N4007:** se usa en el circuito diseñado porque conviene que la corriente circule solamente en un sentido determinado y nunca en sentido contrario (*Figura 62*).



Figura 62: Diodo 1N4007

4.2.2.2.4. Potenciómetros multivoltas

Un potenciómetro es un resistor cuyo valor de resistencia es variable. De esta manera, indirectamente, se puede controlar la intensidad de corriente que fluye por un circuito si se conecta en paralelo, o la diferencia de potencial al conectarlo en serie.

Para un ajuste fino de la resistencia existen potenciómetros multivoltas (*figura 63*), en los que el cursor va unido a un tornillo desmultiplicador, de modo que para completar el recorrido necesita varias vueltas del órgano de mando, este tipo de potenciómetros son los empleados para el diseño. Se emplean tres potenciómetros de este tipo y se ajustan hasta aproximadamente 20 k Ω . Conectados a las patillas 2, 3 y 4 del driver (ASET, ERSET y PSET respectivamente).



Figura 63: Potenciómetro multivoltas

4.2.2.2.5. Condensadores

Existe gran variedad de condensadores en el mercado como se puede visualizar en la siguiente imagen:




Figura 64: Tipos de condensadores

En el desarrollo del proyecto se usan de dos tipos:

1. **Condensadores SMD:**(*figura 65*) consisten en un bloque rectangular de cerámica dieléctrica en el cual se intercalan una serie de electrodos de metales preciosos. Esta estructura permite obtener altos valores de capacitancia por unidad de volumen, los electrodos internos se encuentran conectados a los terminales laterales. Los empleados son de tamaño 0805 al igual que las resistencias SMD.



Figura 65: Condensador SMD

2. **Condensadores electrolíticos:**(*figura 66*) es el otro tipo de condensadores presentes en el diseño. A diferencia de los capacitores comunes, los condensadores electrolíticos se han desarrollado para lograr grandes capacidades en dimensiones físicas reducidas. Es un elemento polarizado, por lo que sus terminales no pueden ser invertidos. Generalmente el signo de polaridad viene indicado en el cuerpo del condensador.



Figura 66: Condensador electrolítico

4.2.2.2.6. Transistores bipolares

Un transistor es un dispositivo electrónico semiconductor utilizado para producir una señal de salida en respuesta a otra señal de entrada. Su tamaño guarda relación con la potencia que es capaz de manejar. Existen diversos tipos de transistores, en la *figura 67* se muestran algunos de ellos.




Figura 67: Tipos de transistores

En este proyecto se hace uso de 2 transistores bipolares tipo 2N2222 (*figura 68*) de orificio pasante, que consiste en un NPN de baja potencia y de uso general.



Figura 68: Transistor 2N2222 SMD

4.2.2.3. Descripción de los bloques del diseño en OrCad

Este apartado está dedicado a la descripción de los bloques más importantes señalados en la *figura 49*.

4.2.2.3.1. Captura esquemática del driver

Semuestra el esquemático usado para el driver en la *figura 69*. Como se puede observar el circuito integrado posee 32 pines cuyo funcionamiento se explica detalladamente en el apartado 4.1.3. Los pines 7, 14, 22, 27, 29 y 30 están conectados entre sí ya que van todos ellos a tierra, lo mismo sucede con los pines 8, 11, 21 y 25 pero en este caso están conectados a VCC.

Los pines correspondientes a I_{BMON} e I_{IMON} están situados juntos ya que ambas son reflejos de corrientes.

I_{MODP} e I_{MODN} también se colocan al lado debido a que son las corrientes de modulación positiva y negativa respectivamente.

Del mismo modo se colocan juntos los pines correspondientes a los relojes (CLKP y CLKN) y a los terminales de datos (DATAP y DATAN).




Figura 69: Captura esquemática del driver

4.2.2.3.2. Captura esquemática del acoplo

Los condensadores de acoplo y desacoplo (*figura 70*) son necesarios en los circuitos integrados, la ausencia de este tipo de condensadores ó la ubicación incorrecta de ellos puede provocar un funcionamiento erróneo del circuito. Para una buena elección a la hora de elegir los condensadores de desacoplo que se ponen en el circuito se deben tener en cuenta las frecuencias, los tiempos de conmutación de las señales y el comportamiento real de los condensadores. Cualquier condensador real siempre tiene unos elementos parásitos: resistencia serie (ESR) e inductancia serie (ESL).

Suelen ir en paralelo para filtrar o eliminar componentes no deseados de alta frecuencia. Sirven para enviar la señal (o restos de señal) a tierra, cuando se desea que la misma no pase o interfiera a otras etapas. Para que la inductancia sea lo más baja posible y mantener estable la tensión, los condensadores de desacoplo deben estar colocados lo más cerca posible del circuito integrado.

Para desacoplar una línea de alimentación o los planos de alimentación, se requieren condensadores con muy baja inductancia. El diseño consta de un total de 4 condensadores de desacoplo del circuito integrado cuyo valor es de 10n.




Figura 70: Condensadores de desacoplo

4.2.2.3.3. Captura esquemática de la alimentación

La placa a diseñar tiene que ser alimentada con un voltaje de 3,3 voltios, ya que así es como lo especifica su datasheet (Véase ANEXO 5). La siguiente figura muestra el esquemático realizado con OrCad Capture CIS para representar dicho circuito de alimentación.




Figura 71: Circuito de alimentación

4.2.2.3.4. Captura esquemática de la entrada de datos

El diseño recibe los datos desde el exterior mediante del esquemático mostrado a continuación. Por el pin 13 del driver ADN2848 entran los datos positivos (DATAP), mientras que por el pin 14 del mismo se introducen los datos negativos (DATAN). A la hora de realizar las pruebas experimentales estos valores serán introducidos mediante del generador de señales que se muestra en el apartado 4.4.



Figura 72: Circuito de entrada de datos

4.2.2.3.5. Captura esquemática de las alarmas

El diseño dispone de dos alarmas, denominadas *fail* y *degrade*, representadas mediante diodos LEDs, que indican cuando el diseño deja de funcionar y si hay algún error, ambas son activadas por nivel alto.

La resistencia entre tierra y el pin ASET del driver se usa para establecer la corriente que circula por las alarmas. Dicho esquemático se encuentra representado en la siguiente figura:




Figura 73: Circuito de alarmas

4.3. Diseño del circuito impreso

Una PCB (también conocida como placa de circuito impreso) es una placa plana usada para conectar y soportar eléctricamente componentes electrónicos. Apoya mecánicamente y conecta componentes electrónicos usando conductores y otras características, desde hojas de cobre laminadas sobre un sustrato no conductor. En otras palabras es “la teoría convertida a la realidad”.

Un diseño de una PCB puede ser de una sola capa (una capa de cobre), doble capa (dos capas de cobre) ó múltiples capas. Los conductores en diferentes capas están conectados con taladros metalizados a través de las llamadas vías. En este proyecto la realización de la PCB se hace a dos capas (capa TOP y capa BOTTOM).

La fabricación de circuitos con PCB es más barato y más rápido que con otros métodos, además se eliminan los errores de cableado manual.

El diseño de la PCB tiene un peso muy importante en la capacidad del ensamble electrónico para pasar los test de Compatibilidad Electromagnética (EMC), ver sección 4.3.2. Sin este tipo de validación el producto no está preparado para formar parte de un sistema donde conviven diferentes módulos electrónicos, ya que debido al mal diseño su funcionamiento podría interferir en el funcionamiento de los otros componentes del sistema. Existe diferente normativa en cuanto al EMC, ya que depende del producto final donde va a ir instalado el ensamblaje electrónico.

Para la realización de la PCB mediante OrCadLayout se sigue el flujo de trabajo mostrado en la *figura 74*, partiendo del archivo. MAX creado a partir del esquemático obtenido por OrCad Capture CIS.




Figura 74: Flujo de trabajo OrCadLayout

Cuyos pasos se describen detalladamente en los apartados siguientes.

4.3.1. OrCadLayout

Se trata de una herramienta que sirve para una vez terminado nuestro diseño electrónico en OrCad Capture CIS y generado los archivos necesarios, permite diseñar nuestro sistema electrónico en una tarjeta PCB para posteriormente construirla en una placa especialmente fabricada para ello e implementar los componentes en ella. El método utilizado para la fabricación de la PCB fue mediante fresado [16]. (VerANEXO 2)

La *figura 75* muestra el flujo de trabajo correspondiente al diseño de la PCB usando OrCad.




Figura 75: Flujo de trabajo PCB

4.3.2. Compatibilidad Electromagnética

La compatibilidad electromagnética (EMC) es una rama de la tecnología electrónica y de telecomunicaciones que estudia los mecanismos para eliminar, disminuir y prevenir los efectos de acoplamiento entre un equipo electrónico y su entorno electromagnético, basándose en normas y regulaciones asegurando la confiabilidad y seguridad de todos los tipos de sistemas en el lugar dónde sean instalados y bajo un ambiente electromagnético específico. [22]

Se dice que un equipo es electromagnéticamente compatible cuando funciona en un ambiente electromagnético de forma satisfactoria y sin producir interferencias o perturbaciones electromagnéticas que afecten la operación normal de cualquier aparato o dispositivo que se encuentre en ese ambiente.

Un dispositivo electrónico que se diseña sin tener en cuenta la EMC, irradiará energía electromagnética que puede causar interferencias no deseadas en la electrónica de alrededor. La EMC es un requerimiento de diseño que especifica los límites máximos para las EMI, EMF y RFI (Véase *figura 76*). Con esto se asegura el funcionamiento de todos y cada uno de los componentes del sistema que incluye:

- Limitar la emisión radiactiva o conductiva de un dispositivo a otro.
- Reducir la susceptibilidad del dispositivo a fuentes externas del EMI, EMF o RFI.

Las técnicas más comunes son utilizar planos de masa (estos tienden a apantallar emisiones) y tensión de alimentación. La velocidad máxima de un circuito impreso depende de la aproximación a los requerimientos en cuanto al EMC.

- La EMI interna al igual que las corrientes de fuga entre conductores aumenta al aumentar la frecuencia.
- La distancia entre conectores debe ser incrementada si hay una gran diferencia de potencial entre ellos.
- La latencia en las pistas es importante por lo que deben ser lo más cortas posibles.

Por lo general una placa de PCB pequeña y bien rutada tiene más posibilidades de funcionar a altas velocidades que una grande.




Figura 76: CompatibilidadElectromagnética

4.3.3. Restricciones y/o especificaciones del diseño

A partir del Netlist generado mediante OrCad Capture se obtiene el archivo .MAX, con el cual se procede al diseño de la PCB [18](Figura 77).




Figura 77: Generación de la Netlist

En primer lugar es necesario hacer la definición de los parámetros de la tarjeta mediante el programa de diseño asistido que se usa en este TFG, como:

- Definir el origen de coordenadas de la tarjeta.

Spreadsheet>Dimension>Datum

- Definir el contorno de la placa.

Tool>Obstacle> New

- Seleccionar de tipo BoardOutline y para finalizar pulsar con el botón derecho EndCommand.
- Poner las unidades de medidas que se consideren oportunas, por comodidad la unidad de medida establecida es el mm.
- Definición de las dimensiones de la placa.
- Definición de las capas en las que se va a trabajar.

View Spreadsheet>Layers

Después se hará un emplazamiento de los componentes, es decir colocarlos sobre la placa, siendo esto uno de los pasos más importantes ya que puede complicarnos o facilitarnos enormemente el posterior rutado, es aconsejable seguir una serie de reglas para el correcto emplazamiento, dichas reglas se especifican en el apartado 4.3.5.

Con la opción *spreadsheet* -> *padstackse* definen las propiedades de los pads:

Padstack or Layer Name	Pad Shape	Pad Width	Pad Height	X Offset	Y Offset
VIA1					
TOP	Round	1.27	1.27	0.00	0.00
BOTTOM	Round	1.27	1.27	0.00	0.00
GND	Round	1.91	1.91	0.00	0.00
POWER	Round	1.91	1.91	0.00	0.00
INNER1	Round	1.27	1.27	0.00	0.00
INNER2	Round	1.27	1.27	0.00	0.00
INNER3	Round	1.27	1.27	0.00	0.00
INNER4	Round	1.27	1.27	0.00	0.00
INNER5	Round	1.27	1.27	0.00	0.00
INNER6	Round	1.27	1.27	0.00	0.00
INNER7	Round	1.27	1.27	0.00	0.00
INNER8	Round	1.27	1.27	0.00	0.00
INNER9	Round	1.27	1.27	0.00	0.00
INNER10	Round	1.27	1.27	0.00	0.00
INNER11	Round	1.27	1.27	0.00	0.00
INNER12	Round	1.27	1.27	0.00	0.00
SMTOP	Round	1.40	1.40	0.00	0.00
SMBOT	Round	1.40	1.40	0.00	0.00
SPTOP	Undefined	0.00	0.00	0.00	0.00
SPBOT	Undefined	0.00	0.00	0.00	0.00
SSTOP	Undefined	0.00	0.00	0.00	0.00
SSBOT	Undefined	0.00	0.00	0.00	0.00
ASYTOP	Undefined	0.00	0.00	0.00	0.00
ASYBOT	Undefined	0.00	0.00	0.00	0.00
DRILDWG	Round	0.71	0.71	0.00	0.00
DRILL	Round	0.71	0.71	0.00	0.00

Figura 78: Propiedades de los pads

Tras el emplazamiento de los componentes se procede al rutado de la placa, tal y como se muestra en el apartado 4.3.6.

En este caso se trata de una placa de clase 4, impuesta por el driver ADN2848, por lo que además habrá que tener en cuenta las restricciones mostradas en la *tabla 15*:

Clase	Ancho de pistas	Separación pista-pista	Separación Pista - Pad	Diámetro de taladro
3	0.30 mm	0.30 mm	0.30 mm	0.30 mm
4	0.20 mm	0.20 mm	0.20 mm	0.20 mm
5	0.15 mm	0.15 mm	0.15 mm	0.15 mm
6	0.12 mm	0.12 mm	0.12 mm	0.12 mm

Tabla 15: Tabla de clases PCB

4.3.4. Footprints

Se entiende por "Footprint" la huella física sobre la placa, necesaria para montar el componente y unirlo a la tarjeta. Es muy importante asegurarse que las huellas coinciden con los componentes reales para no tener problemas durante la fabricación.

En este apartado se muestran las huellas correspondientes a cada uno de los componentes utilizados para el diseño a realizar, todas ellas se encuentran disponibles en las librerías de OrCadLayout, a excepción de la huella del driver ADN2848. (Ver ANEXO 3).

- Para los potenciómetros la huella seleccionada es: **VRES16** (figura 79) disponible en la librería **VRES**.




Figura 79: Footprint VRES16

- En el caso de las resistencias: **SM/R_0805** (figura 80) que se encuentra en **SM**.




Figura 80: Footprint SM/R_0805

- En la misma librería que las resistencias se encuentra: **SM/C_0805**, **SM/L_0805** y **SM/SOT23_123** para los condensadores SMD, la bobina y los transistores respectivamente (Figuras 81 y 82).



Figura 81: Footprint SM/C_0805




Figura 82: Footprint SOT23_123

- Para el caso de los condensadores electrolíticos la huella empleada es **CYL/D.200/LS.100/.031** (figura 83) disponible en **TM_CYLND**.



Figura83: Footprint CYL/D.200/LS.100/.031

- En la librería**RF** se encuentra la Footprint usada en el caso de los conectores SMA: **RF/SMA/V** (figura 84).




Figura84: Footprint RF/SMA/V.

- **SIP/TM/L.300/3**(figura 85) es usada como huella para los JUMPERS de 3 pines. Dichahuellaestá en la librería**SIP**.




Figura85: Footprint SIP/TM/L.300/3

- Con respecto a los diodos se utilizan **DAX1/1N_4001-4007**(figura 86) y **SM/D_1206_12** (figura 87) para D1 y los LEDs SMD respectivamente, en las librerías **DAX** y **SM**.



Figura 86: Footprint DAX1/1N_4001-4007




Figura 87: Footprint SM/D_1206_12

4.3.5. Emplazamiento de las componentes

El emplazamiento y disposición de los componentes de la placa debe llevar una cierta lógica y cumplir una serie de requisitos nombrados a continuación. Un buen emplazamiento conlleva un mejor resultado de las pistas. En el diseño realizado hay componentes superficiales (SMD) y componentes de inserción (THD). [18], [21]

- Dividir los componentes siempre que sea posible en bloques funcionales.
- Ningún componente debe quedar aislado.
- La identificación del componente y su valor debe quedar visible.
- Resistencias en columna.
- Condensadores polarizados en el mismo sentido.
- Conectores situados en el exterior de la placa.
- Condensadores de desacoplo lo más cercano posible al circuito integrado al que desacopla.
- Los elementos de potencia que necesiten disipar calor no deben situarse de modo que puedan perjudicar a otros elementos.

Cada componente del diseño lleva su Footprint asignada, tal y como se mostraron en el apartado 4.3.3, dicha Footprint es imprescindible para representar al componente y unirlo posteriormente a la tarjeta.

En la capa AST se muestra la distribución de los componentes, *figura 88*:




Figura 88: Capa AST

Debido a que hay componentes superficiales y vías (conexiones entre capas) será necesario hacer taladros, los cuales se pueden ver en la capa DRD como se muestra en la *figura 89*.




Figura 89: Capa DRD

4.3.6. Enrutado de la placa

Una vez acabado el emplazamiento de los componentes en la placa se procede al rutado de la misma, dicho rutado se puede hacer de forma automática, pero es recomendable hacerlo manualmente. [18], [21]

Se siguen una serie de consideraciones generales para realizar un buen rutado:

- Las pistas deben acabar en el centro exacto de los pads, lo que significará que se ha hecho una buena elección del tamaño de la malla. Un pequeño descuido con esto ocasiona que la placa no funcione.
- El ángulo de giro de las pistas sólo puede ser de 45 °. Se debe evitar el uso de ángulos rectos y nunca se puede usar un ángulo mayor de 90 grados. Esto hace que la placa posea un aspecto profesional y reduce las fuentes de interferencia.
- La distancia de la conexión de los nets debe ser lo más corta posible porque a la vez que aumenta la longitud de la pista aumenta la resistencia, capacitancia, inductancia y la latencia, en especial en circuitos con señales de alta frecuencia.
- Sólo se pueden pasar pistas entre pines separados 100 thou (unidad de medida equivalente a $2,54 \cdot 10^{-5}$ metros) [23] si es absolutamente necesario.
- Si la alimentación y la tierra son críticas rutarla primero. Estas pistas deben ser más anchas que el resto.
- Mantener las pistas de alimentación y masa lo más próximas posibles.
- No dejar pines sin conectar, los pines que no se utilicen deberán ir conectados a masa.
- Utilización de planos de masa.
- Se debe evitar el uso de pista entre pads de un componente.
- Se debe mantener en la medida de lo posible una simetría para dar una imagen profesional.
- Evitar el cruce entre pistas.

Una vez acabado el rutado se utiliza la herramienta DRC para la:

- Comprobación de la conectividad: comparación entre el esquemático y la placa final.
- Comprobación del aclarado entre pads, pistas y componentes.
- Comprobación de las reglas de fabricación: distancias, tamaños, anchos de pista....

El mismo programa ofrece la posibilidad de saber si la placa está completamente rutada, o de lo contrario alguna vía se ha quedado sin rutar ó no está correctamente rutada, basta con hacer *spreadsheet* -> *statistics* y se abrirá una ventana como la mostrada en la *figura 90* que indica que en este caso la placa se encuentra 100% rutada. Además ofrece información sobre el número de vías que hay en la PCB. En el caso de que no estuviese rutada el completo se mostraría el número de conexiones parciales y/o no rutadas.

Statistic	Enabled	Total
Board Area	66.0	66.0
Equivalent IC's	11.3	11.3
Sq. inches per IC	5.86	5.86
# of pins	169	169
Layers	2	28
Design Rule Errors	0	0
Time Used	11:24	11:24
% Placed	100.00%	100.00%
Placed	53	53
Off board	0	0
Unplaced	0	0
Clustered	0	0
Routed	113	113
% Routed	100.00%	100.00%
Unrouted	0	0
% Unrouted	0.00%	0.00%
Partials	0	0
% Partials	0.00%	0.00%
Vias	42	42
Test Points	0	0
Vias per Conn	0.37	0.37
Segments	549	549
Connections	113	113
Nets	39	39

Figura 90: Spreadsheet ->statistics

Para comprobar la conectividad es necesario hacer una comparación entre el esquemático y la placa final.

Por último se debe comprobar que se cumplen todas las reglas de diseño con la herramienta DRC (Figura 91).




Figura 91: Herramienta DRC

4.3.7. Resultados obtenidos

Una vez finalizado el emplazamiento de los componentes y el rutado de la placa, se ponen planos de masa en ambas caras (TOP y BOTTOM), por último se le añade un nuevo componente en la capa de serigrafía TOP con el icono de la Universidad Carlos III de Madrid y, en la misma capa se le añade el nombre de la placa, obteniendo como resultado final mostrado en la figura 92:




Figura 92: PCB final

4.4. Resultados experimentales

Como resultado de todo el desarrollo explicado en los apartados anteriores se obtiene la PCB que se muestra a continuación, fabricada en el departamento de Oficina Técnica de la Universidad Carlos III de Madrid que como se puede observar el rutado se realiza a dos capas, capa TOP (figura 93) y capa BOTTOM (figura 94).




Figura 93: Rutado de la PCB, capa TOP




Figura 94: Rutado de la PCB, capa BOTTOM

En la *figura 95* se observa la PCB con los componentes ya soldados en la capa TOP y en la *figura 96* en la capa BOTTOM. Dicho soldado se realiza manualmente (con ayuda de los técnicos de laboratorio en el caso del AD2848 debido a su tamaño reducido), por lo tanto puede ser una causa de error a la hora de tomar las medidas experimentales posteriormente.




Figura 95: PCB con componentes soldados, capa TOP




Figura 96: PCB con componentes soldados, capa BOTTOM

Llegados a este punto se comprueba que la fabricación de la placa es aparentemente correcta, es decir, que las dimensiones de la misma corresponden con las seleccionadas en el diseño realizado previamente con OrCadLayout, los componentes son los que aparecen en nuestra lista de materiales y a simple vista parecen estar en buen estado, la soldadura aparenta ser correcta, para ello se probó que la continuidad entre todos los puntos es correcta y que no existen conexiones no deseadas entre pistas y pads (cortocircuitos).

Finalmente se procede a la toma de resultados, estas pruebas se realizan en el laboratorio del Departamento de Tecnología Electrónica de la Universidad Carlos III de Madrid, haciendo uso de los siguientes dispositivos electrónicos.

- Una fuente de alimentación tipo *EL302Tv* (figura 97) regulando el voltaje a 3.3 V.




Figura 97: Fuente de alimentación

- Multímetros 37XR-A (figura 98) con los cuáles se toman las medidas V_{bias} y $V_{monitor}$, para posteriormente poder calcular los valores de la corriente que circula. Además con la ayuda de este aparato se comprueba la continuidad del circuito, para verificar que no se producen cortos entre las pistas, pines o con el plano de masa.



Figura 98: Multímetro

- Osciloscopio de la casa YOKOGAWA, tipo *DLM2024*, (figura 99) capaz de representar señales con frecuencias de 2.5 GS/s a 200MHz. Es necesario el uso de un dispositivo de este tipo ya que las frecuencias utilizadas estarán por encima de 50 MHz.



Figura 99: Osciloscopio

- Se utiliza un analizador de bits en error (BERT) de la casa *ANRITSU*, tipo *MP1800A* (figura 100), como generador de señales.



Figura 100: Analizador de señales

Siendo el conexionado entre todos los dispositivos y la PCB diseñada tal y como se muestra en la siguiente imagen:




Figura 101: Conexionado de todos los dispositivos

Es necesario conocer cada uno de los pines de la PCB física para conseguir un buen manejo para realizar la toma de resultados experimentales, los conectores colocados al lado de los condensadores de desacoplo son las entradas de señales, mientras que los de la parte inferior son las salidas. Los LEDs representan las alarmas: Warning, Fail y ON, respectivamente. A la derecha, los tres potenciómetros: ERSET, PSET y ASET, los cuáles se ajustan a $50k\Omega$, $50k\Omega$ y $0k\Omega$, ya que así es como se obtienen los mejores resultados experimentales. En la centro, dos "test point" para tomar las medidas V_{MOD} y V_{BIAS} , (véase figura 102). La alimentación va conectada a la esquina inferior izquierda hacia la fuente de alimentación mostrada en la figura 103 con un valor de 3,3 V. Antes de empezar a tomar las medidas se deben ajustar los jumpers K_3 y K_4 a la posición A (V_{SS}) y K_2 a la posición B (GROUND). Otro aspecto a tener en cuenta es que en el diseño toda la placa es tierra a excepción de las vías que representan la alimentación, es por ello que en la esquina inferior derecha se ponen todas las tierras juntas (podría haberse elegido cualquier otro punto).



Figura 102: Bloques de la PCB

La mayor complicación está en cómo conectar cada uno de estos elementos con respecto a la placa, quedando finalmente como se representa a continuación.




Figura 103: Conexión de la placa 1

Las medidas experimentales fueron realizadas con dos placas prototipo. La primera de ellas, denominada *placa 1*, ha sido completamente diseñada por la autora de este TFG, y la segunda placa, *placa 2*, (*figura 104*) incluye una serie de modificaciones en el emplazamiento y encapsulado de algunos componentes, sugeridas por el tutor Plinio Jesús Pinzón.




Figura 104: Conexión de la placa 2

Teniendo en cuenta que el objetivo principal es conseguir que la potencia media permanezca constante, se obtienen los resultados que se estudian a continuación.

Se hace uso de un dispositivo llamado “BIAS TEE” (figura 105), ya que al LD le tienen que llegar dos tipos de señales: una DC (la corriente de bias o de polarización), y otra de alta frecuencia (AC o RF), la función de dicho instrumento es mezclar ambas señales.




Figura 105: BIAS TEE

Las siguientes capturas (figuras 106-111) son tomadas con el osciloscopio como muestra del funcionamiento de la placa.

1. En este primer caso el driver se encuentra apagado, por lo tanto es un espectro sin señal de entrada y a la salida lo único que se puede ver es ruido de la placa.




Figura 106: Señal de osciloscopio 1

2. El driver está funcionando pero no recibe ninguna señal como entrada, por consiguiente, a la salida solamente se observa ruido.




Figura 107: Señal de osciloscopio 2

3. Se transmiten datos con un velocidad de 250 Mbits/s (modulación binaria), con un voltaje del fotodiodo monitor de 150 mV y un voltaje de bias de 800 mV (estos voltajes se miden en los test point), consiguiéndose que la potencia media se estabilice. En las salidas del driver se obtiene la señal de la siguiente figura (esta es la señal de

modulación del LD), por lo que podemos concluir que el driver esta operativo. Es importante destacar que el Kit de Transmisión que se usará en el sistema SI-POF con WDM final utiliza una modulación de tipo M-PAM. Esta modulación es más eficiente que la binaria por lo que se pueden alcanzar velocidades superiores con el mismo ancho de banda utilizado en la modulación binaria.



Figura 108: Señal de osciloscopio 3

A continuación se analiza los voltajes medidos en los test points. Haciendo uso de la Ley de OHM:

$$Voltaje = resistencia \cdot intensidad \rightarrow intensidad = \frac{Voltaje}{Resistencia}$$

Se pueden calcular los valores de las intensidades a estudiar, mediante V_{mod} , la corriente que circula por el fotodiodo, y con V_{bias} la corriente de bias, obteniéndose un valor del orden de mA. Hay que tener en cuenta que el valor de la resistencia es de 3,3 k Ω (el valor de dicha resistencia fue una modificación hecha cuando se tomaron los datos experimentales).

$$V_{mod} = 150mV \rightarrow I_{PD} = \frac{V_{mod}}{R} = \frac{150mV}{3.3k\Omega} = 0.045mA$$

$$V_{bias} = 800mV \rightarrow I_{bias} = \frac{V_{bias}}{R} = \frac{800mV}{3.3k\Omega} = 0.24mA$$

Teniendo en cuenta la relación obtenida de AN-637 (véase ANEXO 7), se calcula la corriente threshold del láser diodo:

$$I_{th} = I_{bias} \cdot 100 = 24 mA$$

4. Se nuevo se representa otro ejemplo de señal que transmite, en este caso la velocidad de transmisión es de 300 Mbits/s en modulación binaria.



Figura 109: Señal de osciloscopio 4

5. A continuación se muestran otras dos capturas del osciloscopio en el que se transmiten señales a diferentes velocidades de transmisión.




Figura 110: Señal de osciloscopio 5



Figura 111: Señal del osciloscopio 6

La *tabla 16* recoge una serie de datos medidos así como los valores de las intensidades. A excepción de la última medida, que el circuito de control de la potencia no es capaz de estabilizarlo, se consigue mantener una potencia media estable. Las intensidades son del orden de mA, por lo tanto, valores razonables.

Vmod	Vbias	R (kΩ)	Ipd	Ibias
1,8V	500mV	3,3	54 mA	15mA
2,7V	629mV	3,3	82 mA	19mA
2,6V	962mV	3,3	79 mA	29mA
800mV	200mV	3,3	24 mA	6mA
827mV	498mV	3,3	25mA	15mA
927mV	600mV	3,3	28mA	18mA
150mV	800mV	3,3	4,5mA	24mA
130mV	700mV	3,3	3,9mA	21mA
-200mV	700mV	3,3	NO SE ESTABILIZA EL SISTEMA	

Tabla 16: Resultados experimentales



Capítulo 5: Presupuesto

El capítulo número 5 está dedicado a los costes económicos que tiene la realización de este proyecto, tanto por parte de los componentes necesarios como los costes de fabricación de la PCB.

5.1. Costes de los materiales

Uno de los objetivos es conseguir que el coste de la PCB sea lo mínimo posible, para ello hay que tener en cuenta una serie de factores.

1. **El tamaño de la placa:** cuanto menor sea la placa, más barata será. Algunos tamaños de PCB se han convertido en estándar de fabricación y conseguir ajustarse a esos tamaños ayuda a reducir el coste.
 2. **Usar la tecnología SMT** es mucho más barata que usar la tecnología THT ya que hace que las PCB sean más densas y por lo tanto, menores. Si la placa es muy densa:
 - Las pistas del patrón de conductor deben ser más estrechas, y se necesitarán máquinas de alta tecnología para fabricarlas.
 - Los materiales a usar también deben ser de más calidad.
 - El rutado de las pistas debe hacerse de una forma más cuidadosa para evitar cualquier corriente de fuga que podría afectar a la operación del circuito.
 3. El coste aumenta con el número de capas, pero menos capas suelen conducir a incrementos en el tamaño de la placa.
 4. Es necesario tiempo para taladrar los agujeros, por lo que es necesario reducir el número de taladros.
 5. Las vías enterradas son más caras que las que atraviesan todas las capas.
 6. El diámetro de los agujeros depende del de las patas de los componentes, si existen componentes con patas de distintos tipos, la máquina tendrá que taladrar agujeros con distintos diámetros, cuanto más veces cambie de taladro, más cara será la PCB.
 7. Un test eléctrico es más caro que un test óptico y a menudo basta con realizar uno óptico para asegurarse que la PCB no tiene defectos.
- Por lo tanto en el presupuesto hay que tener en cuenta tanto el coste de los componentes (*tabla 17*) como los costes de fabricación.

COMPONENTES	COSTE UNITARIO	NÚMERO MÍNIMO DE UNIDADES A COMPRAR	NÚMERO DE UNIDADES NECESARIAS	COSTE TOTAL
POTENCIÓMETROS	3,64 €	5	3	18,20 €
DIODO 1N4001	0,14 €	10	1	1,4 €
TRANSISTOR SOT23	0,17 €	10	2	1,66 €
DIODO LÁSER	10,81€	1	1	10,81€
LED SMD	0,17 €	5	3	0,87 €
JUMPER	1,20 €	5	4	6 €
CONECTOR SMA	2,44 €	5	5	12,20 €
ADN2848	4,45 €	1	1	4,45 €
CONDENSADORES				
10nF	0,02 €	25	12	0,55 €
220uF	0,45 €	5	1	2,27 €
1uF	0,76 €	5	2	3,81 €
1pF	0,03 €	50	1	1,65 €
22uF	0,27 €	0,27 €	1	1,34 €
220nF	0,02 €	10	2	0,22 €
RESISTENCIAS SMD				
10 KΩ	0,01 €	50	2	0,65 €
10 Ω	0,12 €	5	1	0,61 €
100 Ω	0,12 €	5	1	0,61 €
24 Ω	0,12 €	5	1	0,61 €
330 Ω	0,12 €	5	3	0,61 €
820 Ω	0,12 €	5	3	0,61 €
1,5 kΩ	0,12 €	5	3	0,61 €
0 Ω	0,02 €	50	3	0,75 €
BOBINAS				
10 uH	0,21 €	10	2	2,14 €
100 uH	0,21 €	10	2	2,14 €
1 uH	0,37 €	10	2	3,68 €
TOTAL = 78,45 €				

Tabla17: Presupuesto de losComponentes

Además, aunque disponemos de la herramienta en la universidad, hay que tener en cuenta el precio de la licencia de software utilizado para la realización del Trabajo fin de Grado, si el trabajo se realizase externamente no podríamos usar OrCadLayout, ya que según la empresa *OrCadCadence PCBsolution* sólo dispone del pack llamado “OrCad PCB Designer”, compuesto por OrCad Capture + OrCad PCB Editor, con un valor de 2490€. (Véase ANEXO 8 y ANEXO 9)

Por lo tanto los costes de componentes más el software se obtiene una cuantía de 2568,45 €.

No se han incluido los aparatos de medida, ya que son parte de la instrumentaría disponible en el laboratorio de la Universidad para la realización del proyecto.

5.2. Costes de fabricación

La siguiente tabla presenta los costes procedentes del trabajo de ingeniería, tomando el salario medio de un ingeniero industrial [19] (*tabla 18*):

Actividad a realizar	Precio (€ /hora)	Número de horas empleadas	Coste total
Diseño y validación del sistema	35	240	8.400 €
Redacción del documento	15	90	1.350 €
TOTAL = 9.750 €			

Tabla 18: CosteIngeniería

El presupuesto total de la realización del proyecto alcanza el valor representado en la *tabla 19*.

Descripción	Coste
Componentes	78,45 €
Software	2.490 €
Trabajo de Ingeniería	9.750
Total antes del IVA	12.318,45€
IVA (21 %)	2.586,87€
COSTE TOTAL DEL PROYECTO = 14.905,32 €	

Tabla 19: Coste Total

Al coste anterior faltaría por añadirle el precio de la fabricación de la PCB, que en este caso como se comentó anteriormente (*ver apartado 4.4*), fue realizada dentro de la misma Universidad.



Capítulo 6: Conclusiones y trabajos futuros

Teniendo ya todo el estudio del diseño realizado, así como la implementación y validación del mismo, en este último capítulo se exponen las conclusiones finales obtenidas tras finalizar este Trabajo Fin de Grado y posibles mejoras y trabajos futuros para unos mejores resultados.

6.1. Conclusiones obtenidas

Tras finalizar el estudio de este Trabajo Fin de Grado se adquieren las siguientes conclusiones.

1. Se ha realizado un estudio de diferentes drivers hasta seleccionar el que mejor se adaptaba a las necesidades requeridas.
2. Se eligen los componentes electrónicos necesarios para el correcto funcionamiento de la PCB.
3. Se realiza un estudio de los conceptos básicos necesarios para la realización de este TFG.
4. Familiarización con OrCad Capture CIS y OrCad Layout.
5. Se fabrica y se valida el sistema real.
6. Se documenta todo el procedimiento de manera que pueda servir como guía para trabajos futuros.
7. La realización de este proyecto ha servido para tomar una primera toma de contacto para el diseño de circuitos impresos que puede ser útil para la vida profesional, así como aprender el manejo de herramientas de simulación CAD.
8. Durante estos meses se han mezclado en un único trabajo todos los conocimientos adquiridos durante los años de estudio del grado, especialmente de aquellas asignaturas relacionadas con la electrónica.
9. Se aplica satisfactoriamente una serie de etapas para el diseño del sistema a desarrollar, pudiéndose llevar finalmente a cabo la fabricación real del diseño propuesto y se valida el sistema en implementación real.
10. Es importante considerar que los circuitos electrónicos trabajan con señales eléctricas, que son a la vez señales electromagnéticas, por lo tanto, los circuitos son sensibles a las señales electromagnéticas, viéndose afectados por interferencias que pueden alterar su buen funcionamiento, causando errores respecto al funcionamiento deseado.
11. Los resultados finales obtenidos experimentalmente han sido bastante satisfactorios, pudiendo ser causa de errores el que los componentes se han soldado manualmente, entre otras razones.
12. Se puede afirmar que los objetivos marcados en el capítulo 3 se han logrado de forma satisfactoria, así como el aprendizaje personal que se suponía alcanzar tras la elaboración de este trabajo fin de grado.

12.2 Posibles mejoras futuras

Llegados a este punto, lo último a analizar es comentar posibles mejoras que se pueden obtener una vez finalizado todo.

1. Mandar a soldar los componentes a una empresa especializada en ello y que se hiciera de forma automática, ya que al haberlo realizado manualmente se han podido hacer algunas malas soldaduras y esto ha podido ocasionar errores posteriores, pero hay que tener en cuenta que el coste ya sería superior.
2. Mejorar el estudio de las alarmas, ya que se encienden demasiado pronto.
3. Con respecto al diseño el tamaño de la placa se podría reducir.
4. Dado que los componentes electrónicos no se comportan de forma ideal, sino que presentan multitud de efectos parásitos, se podría estudiar la posibilidad de incluir el uso de ferrita en el circuito, ya que cualquier fuente de ruido hace que el diseño no funcione correctamente.
5. Las posibilidades de diseño son infinitas por lo que cualquier tipo de cambio con la herramienta de simulación puede producir mejoras positivas.
6. Reemplazarel uso de *OrCadLayout* por *OrCad PCB Designer* ya que es el software que actualmente está disponible en el mercado.
7. Como posibles trabajos futuros, en lo que al sistema se refiere, se podría hacer un estudio de fiabilidad (*safety*), para poder asegurar un tiempo el tiempo de vida del sistema.

Bibliografía

- [1] “*Niveles y bandas de energía*”. Disponible en:
http://www.sc.ehu.es/sbweb/electronica/elec_basica/tema2/Paginas/Pagina11.htm
(Acceso en 18 de Septiembre de 2014)
- [2] “*Tipos de diodos*”. Disponible en : <https://sites.google.com/site/electronica4bys/tipos-de-diodos> (Acceso en 18 de Septiembre de 2014)
- [3] “*Red de computadoras*”. Disponible en:
http://es.wikipedia.org/wiki/Red_de_computadoras (Acceso en 18 de Septiembre de 2014)
- [4] “*Satélite VS fibra óptica*”. Disponible en:
http://www.seguridadaerea.gob.es/media/3785415/modulo05_cap10.pdf (Acceso en 18 de Septiembre de 2014)
- [5] “*Aplicaciones generales de la fibra óptica*”. Disponible en:
<http://tesis.uson.mx/digital/tesis/docs/2859/Capitulo3.pdf> (Acceso en 18 de Septiembre de 2014)
- [6] “*Electrónica fácil: Diodo láser*”. Disponible en :
<http://www.electronicafacil.net/tutoriales/Diodo-Laser.php> (Acceso en 18 de Septiembre de 2014)
- [7] “*Aplicaciones generales de fibra óptica*”. Disponible en :
<http://materias.fi.uba.ar/6210/Diodo%20Laser%201.pdf> (Acceso en 18 de Septiembre de 2014)
- [8] “*Interferómetro FabryPérot*”. Disponible en :
http://es.wikipedia.org/wiki/Interfer%C3%B3metro_Fabry-P%C3%A9rot (Acceso en 18 de Septiembre de 2014)
- [9] “*Introducción a los láseres*”. Disponible en:
http://docencia.izt.uam.mx/mfg/laseres1/material_adicional/semiconductor/DANIEL.html (Acceso en 18 de Septiembre de 2014)
- [10] E. Neria, A. Michtchenko, J.B.Pascual, “*Análisis de circuitos de control para diodos láser*”. Disponible en: <http://www.conaee.org/conaee2013/ponencias/EE-39.pdf> (Acceso en 18 de Septiembre de 2014)
- [11] “*El láser y sus aplicaciones*”. Disponible en:
<http://www.monografias.com/trabajos61/laser-aplicaciones/laser-aplicaciones2.shtml#xapliclaser> (Acceso en 18 de Septiembre de 2014)
- [12] “*Placas de circuito impreso*”. Disponible en:
<http://www.elatesa.com/Placas.htm> (Acceso en 18 de Septiembre de 2014)


- [13] Zubelzu, circuitos impresos: “*Sectores y aplicaciones*”. Disponible en:
<http://www.zubelzu.com/es/sectores-y-aplicaciones> (Acceso en 18 de Septiembre de 2014)
- [14] Jaime Heisen Sotelo Ortiz, “*Las fibras ópticas de plástico*”. Disponible en:
http://sisbib.unmsm.edu.pe/bibvirtualdata/publicaciones/electronica/2008_n22/pdf/a05.pdf (Acceso en 18 de Septiembre de 2014)
- [15] Rockwell Automation, “*Cables de fibra óptica de plástico*”. Disponible en:
<http://ab.rockwellautomation.com/es/Sensors-Switches/Fiber-Optic-Sensors/Plastic-Fiber-Optic-Cables#applications> (Acceso en 18 de Septiembre de 2014)
- [16] “*Fabricación de PCB, con fresadora CNC*”. Disponible en:
<https://sites.google.com/site/controlofmachines/fabricacion-de-placas-de-circuito-impreso-con-una-fresadora-cnc> (Acceso en 18 de Septiembre de 2014)
- [17] Knowledge Development for Plastic Optical Fibers, “*What is POF?*” Disponible en:
<http://www.kdpof.com/technology/what-is-pof/> (Acceso en 18 de Septiembre de 2014)
- [18] Apuntes de la asignatura “*Fabricación y construcción de equipos electrónicos*”, impartida en la Universidad Carlos III de Madrid durante el curso 2013-2014.
- [19] Ismael Sánchez Solano, “*Implementación sobre sustrato flexible de un sistema de adquisición de datos analógicos y envío mediante bus CAN*”, Trabajo Fin de Grado 2014, Universidad Carlos III de Madrid.
- [20] Analog Devices, “*Application Note AN-637*”. Disponible en:
http://www.analog.com/static/imported_files/application_notes/453512306AN637_0.pdf (Acceso en 18 de Septiembre de 2014)
- [21] David L. Jones, “*PCB Design Tutorial*”, Revisión A- 29 de Junio de 2004
- [22] Mario Ruedas, “*Diseño PCB para EMC*”
- [23] “*El sistema internacional de unidades*”. Disponible en: <http://www.jji-ingenieria.com/pdf/SI.PDF> (Acceso en 18 de Septiembre de 2014)
- [24] Tatiana Elizabeth Sánchez Sánchez, “*Diseño electrónico de un transmisor de comunicaciones ópticas para un satélite de baja orbita basado en un diodo láser*”, Trabajo Fin de carrera 2010. Disponible en:
<http://upcommons.upc.edu/pfc/bitstream/2099.1/9476/1/memoria.pdf> (Acceso en 18 de Septiembre de 2014)
- [25] <http://www.orcad.com/> (Acceso en 18 de Septiembre de 2014)



- [26] <http://es.farnell.com/> (Acceso en 18 de Septiembre de 2014)
- [27] <http://www.thorlabs.com/> (Acceso en 18 de Septiembre de 2014)


Anexo 1: Estudio de los drivers

1. Driver diodo láser ADN 2873




http://www.analog.com/static/imported-files/data_sheets/ADN2873.pdf

2. Driver diodo láser ADN 2841




<http://www.analog.com/en/fiber optic/laser-drivers/adn2841/products/product.html>

3. Driver diodo láser MAX 3273




<http://datasheets.maximintegrated.com/en/ds/MAX3273.pdf>

4. Driver diodo láser MAX 3850




http://www.datasheetcatalog.com/datasheets_pdf/M/A/X/3/MAX3850.shtml

5. Driver diodo láser MAX 3863




<http://datasheets.maximintegrated.com/en/ds/MAX3863.pdf>

6. Driver diodo láser MAX 3867



<http://datasheets.maximintegrated.com/en/ds/MAX3867.pdf>


7. Driver diodo láser MAX 3869



*EXPOSED PAD IS CONNECTED TO GND.

<http://datasheets.maximintegrated.com/en/ds/MAX3869.pdf>

8. Driver diodo láser MAX 3996






<http://pdf.datasheetcatalog.com/datasheet/maxim/MAX3996.pdf>

Anexo 2: Manual OrCadLayout




Centro de Estudios Superiores CNAM
AULA I+D



- ♦ Aquí introducimos el nombre y la unidad de medida que deseamos utilizar.
- ♦ Ahora aparece una pantalla con un pin y una serie de etiquetas (referencia, nombre del componente, valor, nombre del encapsulado, etc), en esta pantalla será donde crearemos nuestro footprint.
- ♦ Para colocar los pines deberemos pinchar en **PIN TOOL**  y a continuación haremos botón derecho en el ratón y elegiremos **NEW**, y aparecerá un pin unido al cursor, para seguir insertando pines bastara con pulsar la tecla **INSERT** del teclado.
- ♦ Para seleccionar una forma de nodo para todos los pines pinchamos en **VIEW SPREADSHEET** , **FOOTPRINTS**.

Footprint Name or Pad Name	Insertion Origin	Padstack Name	Exit Rule	Pad X Loc	Pad Y Loc	Via Under
Footprint PRUEBA	0,0					
Pad 1		T1	Std	0	0	No
Pad 2		T1	Std	3000	0	No
Pad 3		T1	Std	6000	0	No
Pad 4		T1	Std	9000	0	No


Al hacer doble clic en el footprint se abre la ventana **EDIT FOOTPRINT**, y en el apartado de **PADSTACK NAME** definimos la forma del nodo.




Podemos elegir entre las siguientes opciones:

- **T1** Pads redondos para integrados.
- **T2** pads cuadrados para integrados.
- **T3** pads redondos para componentes discretos.
- **T4** pads cuadrados para componentes discretos.
- **T5** pads redondos para conectores.
- **T6** pads cuadrados para conectores.
- **T7** pads SMD.

Si lo que queremos es asignar un nodo a un solo pin, en la misma ventana de footprint que hemos abierto antes, en vez de hacer doble click en el footprint hacemos doble click en el pad que queremos modificar.

- ♦ Ahora pasamos a dibujar el cuerpo del componente. Para ello pincharemos en el icono de **OBSTACLE**  y haremos doble clic en la pantalla.

Aparecerá un cuadro en el que podemos definir el tipo de obstacle.




Los tipos más comunes son:

PLACE OUTLINES: son líneas exteriores de posicionado o borde del componente, se utilizan para mantener una distancia entre los componentes.

DETAIL: se utiliza para crear serigrafías y planos de montaje para los componentes.


INSERTION OUTLINES: representa el tamaño de la cabeza de autoinserción para que esta no golpee ningún componente que ya este dispuesto en la placa.

- ♦ Pinchando en el icono de **TEXT TOOL**  podemos cambiar la ubicación de las etiquetas, estas no se pueden modificar porque serán reemplazadas automáticamente por las propiedades de los componente del esquema.
- ♦ Una vez terminado el componente, lo grabamos pinchando en el **SAVE** del **LIBRARY MANAGER**



Aparecerá otra pantalla en la que debemos indicar el nombre del componente y la librería en la que queremos guardarlo.

Una vez elegidos todos los footprint nos aparece nos aparece nuestro diseño de la siguiente manera:



4. En la barra de tareas tenemos distintos iconos para ir modificando nuestra placa.



Para realizar búsquedas.



Para mover y modificar los componentes.



Para seleccionar los pines y acceder a sus propiedades.



Para dibujar el cuadro en el que queremos que queden introducidos los componentes. Este cuadro se dibuja en la capa 0. Global Layer.



Para escribir y modificar textos.



Para dibujar pistas a mano.



Para quitar errores.



Para cambiar el color de las distintas capas. SE recomienda dejarlas como están.



Para que al mover un componente te haga una constatación comprobación de las pistas que pertenecen al componente que se mueve.



Para mostrar y ocultar los trazados de pistas.



Para mover y ajustar las pistas.



Para verificar si hay errores o no.



Para ver en que capa del circuito estamos.


5. Para comenzar a hacer las pistas indicamos a cuantas capas debemos hacerlo, es recomendable hacerlo siempre en la capa **TOP** y **BOTTOM** (que son superior e inferior respectivamente). Las capas **INNER1** e **INNER2** las desactivaremos al ser capas internas.



Pinchamos en el botón de hojas de cálculo , en el menú que aparece, elegimos **Layers** apareciendo la siguiente hoja de cálculo:

Layer Name	Layer Hotkey	Layer NickName	Layer Type	Mirror Layer
TOP	1	TOP	Unused	BOTTOM
BOTTOM	2	BOT	Routing	TOP
GND	3	GND	Plane	(None)
POWER	4	PWR	Plane	(None)
INNER1	5	IN1	Unused	(None)
INNER2	6	IN2	Unused	(None)
INNER3	7	IN3	Unused	(None)
INNER4	8	IN4	Unused	(None)
INNER5	9	IN5	Unused	(None)
INNER6	Ctrl + 0	IN6	Unused	(None)
INNER7	Ctrl + 1	IN7	Unused	(None)

Para que nos rutee las pistas en una sola capa, debemos desactivar todas las demás capas, tanto las **Inner** como la **Top**. Esto lo haremos haciendo doble click sobre la capa que queremos desactivar, obteniendo un recuadro como éste:





- ♦ **TOP**: Cara superior.
- ♦ **BOTTOM**: Cara inferior.
- ♦ **GND**: Capa de masa.
- ♦ **POWER**: Capa de alimentación.
- ♦ **INNER1 a 12**: Capas internas.
- ♦ **SMTOP**: Capa de máscara de soldadura superior.
- ♦ **SMBOT**: Capa de máscara de soldadura inferior.
- ♦ **SPTOP**: Capa de pasta de soldadura superior.
- ♦ **SPBOT**: Capa de pasta de soldadura inferior.
- ♦ **SSTOP**: Capa de serigrafía superior.
- ♦ **SSBOT**: Capa de serigrafía inferior.
- ♦ **ASYTOP**: Capa de ensamblaje superior.
- ♦ **ASYBOT**: Capa de ensamblaje inferior.
- ♦ **DRLDWG**: Capa de dibujo de taladros.
- ♦ **DRILL**: Capa de información de taladros para cintas de taladro Excellon.


- ♦ **FABDWG**: Capa de documentación.
- ♦ **NOTES**: Capa de documentación.


Recomendamos utilizar sólo la capa bottom, para placas de una sola capa.

6. Y por ultimo, pinchamos en el menú de **Auto**, y elegimos **Autoroute Board** y automáticamente comenzara a ruteado las pistas. De forma análoga en **Auto Unroute Board** podemos deshacer el ruteado automático. Sobre todos debemos evitar que las pistas se crucen y que formen 90°, para ello es mejor ordenar los componentes antes de rutear. Una vez hecho esto quedara algo así:




Para definir el borde de la placa seleccionamos el botón  hacer click en las cuatro esquinas, y quedará definido el borde.

7. Para añadir taladros de fijación hacemos click sobre el botón  pinchando en el diseño con el botón derecho, y seleccionamos **New** en el menú emergente, apareciendo la siguiente ventana.




Al seleccionar **Footprint**, aparece la ventana **Select Footprint**



Seleccionamos la librería **Layout** y dentro de ésta uno de los taladros **MTHOLE1, 2 ó 3**. A continuación el botón **OK** volviendo a la ventana **Add component**. Y aquí seleccionamos la opción **Non-Electric**.

8. En el menú **Auto** seleccionamos la opción **Design Rule Check** apareciendo en la pantalla una ventana como esta.



Si tenemos seleccionado el **DRC** Layout no permitirá situar componentes fuera de la caja **DRC** (placa). Dejar esto como está ésta.

Por último paso nos queda exportar los archivos a CircuitCAM, pero antes debemos crear una serie de ficheros con distintas extensiones los cuales abriremos en CircuitCAM.

Lo primero que tenemos que hacer es ir a **View**, y pinchar en **Database Spreadsheets**, y elegir **Post process** en el menú que nos aparece.

A continuación nos aparecerá un cuadro de datos, pinchando con el botón derecho aparecerá un menú emergente en el cual seleccionaremos **Run Batch**, el cual generará los archivos de forma automática.

Por último sólo nos queda guardar el diseño.

Anexo 3: Como crear una Footprint

Creación de *footprints* en *Orcad Layout Plus*

Grupo ELE-3

Universidad Industrial de Santander - UIS

1. Introducción

Para el sistema de adquisición de datos remotos son necesarios los *footprints* para el microcontrolador el ADC y los demás componentes del sistema. La distancia entre pines y recomendaciones para el layout se encuentran en las hojas de datos de los respectivos componentes, en esta guía se muestra como crear los *footprints* para el ADC y el microcontrolador.

2. *Orcad Layout Plus*

En *Orcad Layout Plus* (*Tools* → *Library Manager*), vamos a crear un nuevo *footprint* (figura 1). Es importante seleccionar *Use Pad Array Generator*, pues esta es la herramienta que se utiliza para crear los diferentes tipos de *footprints* para circuitos integrados.




Figura 1: Ventana *Create New Footprint*

3. *Pad Array Generator*

Nos encontramos ante la ventana para crear los *footprints* de circuitos integrados, en nuestro caso vamos a seleccionar la pestaña *QFP/Chip Carrier* (figura 2) y verificamos que en la




Figura 2: Ventana *QFP/Chip Carrier*

parte superior de *Pad Array Generator* la unidades estén en milímetros. Un ejemplo del tipo de *footprint* puede verse en la parte inferior de la ventana en *Style Sample* (figura 3 (a)), las dimensiones mostradas son importantes, con estas se crea un nuevo *footprint*, para ingresar estas medidas en *Pad Array Generator* debemos consultar los *datasheet* del microcontrolador y el ADC. En la figura 3 (b) se muestra un preview del *footprint* que se esta creando, sin




Figura 3: (a) Ventana *Style Sample*. (b) Ventana *Preview*.

embargo para el proyecto se necesitan *Pads* rectangulares, para configurar esta opción en *Pad Array Generator* → *Padstack* → *Default Padstack* (figura 4). El *pad* seleccionado en la figura




Figura 4: Ventana *Select Padstack*

es un ejemplo. La librería *padstack* no contiene *pads* como los que buscamos, por lo tanto debemos agregar la librería *clcc* o alguna otra que contenga *pads* rectangulares, *clcc* se encuentra en (c:\directorio_de_instalacion_Orcad\tools\layout_plus\library\clcc.lib) par agregar la nueva librería en la ventana *Select Padstack* presionamos en *add* y buscamos la ruta a *clcc*.

Debemos ahora crear el *footprint* presionamos en *Aceptar* en *Pad Array Generator* y deberíamos obtener algo parecido a la figura 5.

En la librería *clcc* no encontramos los anchos y largos que necesitan los *pads* según el *datasheet*, por lo cual debemos cambiarlos, para hacer esto presionamos en *View spreadsheet* (figura 5) y en *padstacks* cambiamos los anchos y largos (figura 6), hay que tener en cuenta que el *footprint* tiene cuatro lados, por lo tanto tenemos que cambiar el tamaño de estos. En la figura 6 lo que esta encerrado en naranja es el nombre del *pad* (por ejemplo), el cual esta cuatro veces en esta ventana, solo cambia por un angulo de ubicación.

Nota: todo fue hecho con OrCAD_10.3




Figura 5: Nuevo footprint




Figura 6: Ventana padstacks

Anexo 4: Datasheet Láser diodo L650P007

Product Specification Sheet

THORLABS

Laser Diode



L650P007



Description

Thorlabs Ø5.6 mm, TO-18 can package discrete laser diode is a compact light source suited to many applications. Our lasers are fully compatible with our entire line of Laser Diode and TEC Controllers as well as our selection of Laser Diode Mounts and Collimation Solutions.

Specifications


($P_o = 7 \text{ mW}$, $T_c = 25 \text{ }^\circ\text{C}$)

Specification	Symbol	Max
LD Reverse Voltage, V	$V_{R(LD)}$	2
PD Reverse Voltage, V	$V_{R(PD)}$	30
Operation Case Temperature, $^\circ\text{C}$	T_{op}	-10 to 70
Storage Temperature, $^\circ\text{C}$	T_{STG}	-40 to 85



Specification	Symbol	Min	Typ	Max
Wavelength, nm	λ_p	640	650	660
Output Power, mW	P_o	-	7	10
Threshold Current, mA	I_{th}	-	20	25
Operation Current, mA	I_{op}	-	28	35
Operating Voltage, V	V_{op}	-	2.2	2.6
Beam Divergence, deg	$\theta_{//}$	5	9	12
	θ_{\perp}	24	28	32
Slope Efficiency, mW/mA	η	0.6	1	1.3
Monitor Current, mA	I_m	-	0.12	0.3
Astigmatism, μm	A_s	-	-	15
Beam Angle Deviation, deg	$\theta_{//}$	-3	-	3
	θ_{\perp}	-3	-	3
Emission Point Accuracy, μm	ΔX	-80	-	80
	ΔY	-80	-	80
	ΔZ	-80	-	80

L650P007 Normalized Output Power



21024-S01 Rev A - April 1, 2010
Specifications subject to change without notice.


Product Specification Sheet

THORLABS


Drawings




Top View




Side View



Bottom View



Pin Code 5A



Pin Description

- 1 Laser Cathode
- 2 Case Common
- 3 Monitor Diode Anode

USA, Canada, and South America

Thorlabs, Inc.
435 Route 206
Newton, NJ 07860, USA

Tel: 973-579-7227
Fax: 973-300-3600

Europe

Thorlabs GmbH
85221 Dachau, Germany
Tel: +49-(0)8131-5956-0

Scandinavia

Thorlabs Sweden AB
400 20 Göteborg, Sweden
Tel: +46-31-733-30-00

UK and Ireland

Thorlabs LTD
Cambridgeshire CB7 4EX, GB
Tel: +44 (0)1353-654440

Japan and Asia

Thorlabs Japan Inc.
Bunkyo-ku, Tokyo 112-0012, Japan
Tel: +81-3-5979-8889

France

Thorlabs SAS
78600 Maisons-Laffitte, France
Tel: +33 (0) 970 444 844

China

Thorlabs China
Shanghai, China
Tel: +86 (0)21-32513486



21024-S01Rev A - April 1, 2010
Specifications subject to change without notice.

Anexo 5: Driver ADN2848



3.3 V Dual-Loop 50 Mbps to 1.25 Gbps Laser Diode Driver ADN2848

FEATURES

- 50 Mbps to 1.25 Gbps operation
- Single 3.3 V operation
- Bias current range: 2 to 100 mA
- Modulation current range: 5 to 80 mA
- Monitor photo diode current: 50 μ A to 1200 μ A
- 50 mA supply current at 3.3 V
- Closed-loop control of power and extinction ratio
- Full current parameter monitoring
- Laser fail and laser degrade alarms
- Automatic laser shutdown (ALS)
- Optional clocked data
- Supports FEC rates
- 32-lead, 5 mm \times 5 mm LFCSP_VQ package

APPLICATIONS

SONET OC-1/3/12/24
SDH STM-0/1/4
Fibre Channel
Gigabit Ethernet

GENERAL DESCRIPTION

The ADN2848 uses a unique control algorithm to control both the average power and the extinction ratio of the laser diode (LD) after initial factory setup. External component count and PCB area are low because both power and extinction ratio control are fully integrated. Programmable alarms are provided for laser fail (end of life) and laser degrade (impending fail).

FUNCTIONAL BLOCK DIAGRAM




Figure 1.

Rev. A

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 ©2006 Analog Devices, Inc. All rights reserved.

©2006 Analog Devices, Inc. All rights reserved.

ADN2848

SPECIFICATIONS

$V_{CC} = 3.0 \text{ V}$ to 3.6 V . All specifications T_{MIN} to T_{MAX} , unless otherwise noted.¹ Typical values are specified at 25°C .

Table 1.

Parameter	Min	Typ	Max	Unit	Conditions/Comments
LASER BIAS Current (I _{BIAS} , ALS)					
Output Current I _{BIAS}	2		100	mA	I _{BIAS} When ALS asserted I _{BIAS} < 10% of nominal
Compliance Voltage	1.2		V _{CC}	V	
I _{BIAS}			0.1	mA	
ALS Response Time			5	μs	
CCBIAS Compliance Voltage	1.2		V _{CC}	V	
MODULATION CURRENT (IMODP, IMODN)					
Output Current I _{MOD}	5		80	mA	When ALS asserted
Compliance Voltage	1.5		V _{CC}	V	
I _{MOD}			0.1	mA	
Rise Time ²		80	170	ps	
Fall Time ²		80	170	ps	RMS I _{MOD} = 40 mA
Random Jitter ²		1	1.5	ps	
Pulse Width Distortion ²		15		ps	
MONITOR PD (MPD)					
Current	50		1200	μA	Average current
Compliance Voltage			1.65	V	
POWER SET INPUT (PSET)					
Capacitance			80	pF	Average current
Monitor Photodiode Current into RPSET Resistor	50		1200	μA	
Voltage	1.1	1.2	1.3	V	
EXTINCTION RATIO SET INPUT (ERSET)					
Allowable Resistance Range	1.2		25	kΩ	
Voltage	1.1	1.2	1.3	V	
ALARM SET (ASET)					
Allowable Resistance Range	1.2		25	kΩ	
Voltage	1.1	1.2	1.3	V	
Hysteresis		5		%	
CONTROL LOOP					
Time Constant		0.22		sec	Low loop bandwidth selection LBWSET = GND LBWSET = V _{CC}
		2.25		sec	
DATA INPUTS (DATAP, DATAN, CLKP, CLKN) ³					
V p-p (Single-Ended, Peak-to-Peak)	100		500	mV	Data and clock inputs are ac-coupled See Figure 2 See Figure 2
Input Impedance (Single-Ended)		50		Ω	
t _{SETUP} ⁴	50			ps	
t _{HOLD} ⁴	100			ps	
LOGIC INPUTS (ALS, LBWSET, CLKSEL)					
V _{IH}	2.4			V	
V _{IL}			0.8	V	
ALARM OUTPUTS (FAIL, DEGRADE)					
V _{OH}	2.4			V	Internal 30 kΩ pull-up
V _{OL}			0.8	V	
IBMON, IMMON, IMPDMON					
IMMON Division Ratio		100		A/A	
IMPDMON		1		A/A	
Compliance Voltage	0		V _{CC} – 1.2	V	

Rev. A | Page 3 of 12

ADN2848

Parameter	Min	Typ	Max	Unit	Conditions/Comments
SUPPLY					
I_{CC}^5		50		mA	$I_{BIAS} = I_{MOD} = 0$
V_{CC}^6	3.0	3.3	3.6	V	

¹ Temperature range is -40°C to $+85^{\circ}\text{C}$.


² Measured into a $25\ \Omega$ load using a 0-1 pattern at 622 Mbps.

³ When the voltage on DATAP is greater than the voltage on DATAN, the modulation current flows in the IMODP pin.

⁴ Guaranteed by design and characterization. Not production tested.

⁵ I_{CCMIN} for power calculation on Page 9 is the typical I_{CC} given.

⁶ All V_{CC} pins should be shorted together.



ADN2848

ABSOLUTE MAXIMUM RATINGS

Table 2.

Parameter	Rating
V_{CC} to GND	4.2 V
Digital Inputs (ALS, LBWSET, CLKSEL)	–0.3 V to $V_{CC} + 0.3$ V
IMODN, IMODP	$V_{CC} + 1.2$ V
Operating Temperature Range Industrial	–40°C to +85°C
Storage Temperature Range	–65°C to +150°C
Junction Temperature (T_J Max)	150°C
32-Lead LFCSP_VQ Package	
Power Dissipation ¹	$(T_J \text{ Max} - T_A)/\theta_{JA}$ W
θ_{JA} Thermal Impedance ²	32°C/W
Lead Temperature (Soldering for 10 sec)	300°C

¹Power consumption formulas are provided on Page 9.

² θ_{JA} is defined when device is soldered in a 4-layer board.

Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; functional operation of the device at these or any other conditions above those indicated in the operational section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ESD CAUTION



ESD (electrostatic discharge) sensitive device.
Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

ADN2848

PIN CONFIGURATION AND FUNCTION DESCRIPTIONS




Figure 3. Pin Configuration

Table 3. Pin Function Descriptions

Pin No.	Mnemonic	Description
1	LBWSET	Loop Bandwidth Select.
2	ASET	Alarm Threshold Set Pin.
3	ERSET	Extinction Ratio Set Pin.
4	PSET	Average Optical Power Set Pin.
5	IMPD	Monitor Photodiode Input.
6	IMPDMON	Mirrored Current from Monitor Photodiode—Current Source.
7	GND4	Supply Ground.
8	V _{cc4}	Supply Voltage.
9	ERCAP	Extinction Ratio Loop Capacitor.
10	PAVCAP	Average Power Loop Capacitor.
11	V _{cc1}	Supply Voltage.
12	DATAN	Data Negative Differential Terminal.
13	DATAP	Data Positive Differential Terminal.
14	GND1	Supply Ground.
15	CLKP	Data Clock Positive Differential Terminal. This pin is used if CLKSEL = V _{cc} .
16	CLKN	Data Clock Negative Differential Terminal. This pin is used if CLKSEL = V _{cc} .
17	CLKSEL	Clock Select (Active = V _{cc}). This pin is used if data is clocked into chip.
18	DEGRADE	DEGRADE Alarm Output.
19	FAIL	FAIL Alarm Output.
20	ALS	Automatic Laser Shutdown.
21	V _{cc3}	Supply Voltage.
22	GND3	Supply Ground.
23	IMMON	Modulation Current Mirror Output—Current Source.
24	IBMON	Bias Current Mirror Output—Current Source.
25	V _{cc2}	Supply Voltage.
26	IMODN	Modulation Current Negative Output. Connect this pin via a matching resistor to V _{cc} .
27	GND2	Supply Ground.
28	IMODP	Modulation Current Positive Output. Connect this pin to the laser diode.
29, 30	GND2	Supply Ground.
31	I _{BIAS}	Laser Diode Bias Current—Current Sink.
32	CCBIAS	Connected to V _{cc} When DC-Coupled to Laser Diode; Connected to I _{BIAS} When AC-Coupled to Laser Diode—Current Sink.

ADN2848

THEORY OF OPERATION

A laser diode (LD) has current-in to light-out transfer functions, as shown in Figure 4. Two key characteristics of this transfer function are the threshold current, I_{TH} , and slope in the linear region beyond the threshold current, referred to as slope efficiency, or LI.




Figure 4. Laser Transfer Function

CONTROL

A monitor photodiode, MPD, is required to control the LD. The MPD current is fed into the ADN2848 to control the power and extinction ratio, continuously adjusting the bias current and modulation current in response to the laser's changing threshold current and light-to-current slope efficiency.

The ADN2848 uses automatic power control, APC, to maintain a constant average power over time and temperature.

The ADN2848 uses closed-loop extinction ratio control to allow optimum setting of extinction ratio for every device. Thus, SONET/SDH interface standards can be met over device variation, temperature, and laser aging. Closed-loop modulation control eliminates the need to either overmodulate the LD or include external components for temperature compensation. This reduces research and development time and second sourcing issues caused by characterizing LDs.

Average power and extinction ratio are set using the PSET and ERSET pins, respectively. Potentiometers are connected between these pins and ground. The potentiometer R_{PSET} is used to change the average power. The potentiometer R_{ERSET} is used to adjust the extinction ratio. Both PSET and ERSET are kept 1.2 V above GND.

For an initial setup, R_{PSET} and R_{ERSET} potentiometers can be calculated using the following formulas:

$$R_{PSET} = \frac{1.2 \text{ V}}{I_{AV}} (\Omega)$$

$$R_{ERSET} = \frac{1.2 \text{ V}}{\frac{I_{MPD_CW}}{P_{CW}} \times \frac{ER - 1}{ER + 1} \times P_{AV}} (\Omega)$$

where:

I_{AV} is the average MPD current.

P_{CW} is the dc optical power specified on the laser data sheet.

I_{MPD_CW} is the MPD current at that specified P_{CW} .

P_{AV} is the average power required.

ER is the desired extinction ratio ($ER = P_1/P_0$).

Note that I_{ERSET} and I_{PSET} change from device to device; however, the control loops determine the actual values. It is not required to know the exact values for LI or MPD optical coupling.

LOOP BANDWIDTH SELECTION

For continuous operation, the user hardwires the LBWSET pin high and uses 1 μ F capacitors to set the actual loop bandwidth. These capacitors are placed between the PAVCAP and ERCAP pins and ground. It is important that these capacitors are low leakage multilayer ceramics with an insulation resistance greater than 100 G Ω or a time constant of 1000 seconds, whichever is less.

Setting LBSET low and using 47 nF capacitors results in a shorter loop time constant (a 10 \times reduction over using 1 μ F capacitors and keeping LBWSET high).

Table 4.

Operation Mode	LBWSET	Recommended PAVCAP	Recommended ERCAP
Continuous	High	1 μ F	1 μ F
50 Mbps to 1.25 Gbps			
Optimized for 1.25 Gbps	Low	47 nF	47 nF

ALARMS

The ADN2848 is designed to allow interface compliance to ITU-T-G958 (11/94), section 10.3.1.1.2 (transmitter fail) and section 10.3.1.1.3 (transmitter degrade). The ADN2848 has two active high alarms, DEGRADE and FAIL. A resistor between ground and the ASET pin is used to set the current at which these alarms are raised. The current through the ASET resistor is a ratio of 100:1 to the FAIL alarm threshold. The DEGRADE alarm is raised at 90% of this level.

ADN2848

Example:

$$I_{\text{FAIL}} = 50 \text{ mA so } I_{\text{DEGRADE}} = 45 \text{ mA}$$

$$I_{\text{ASET}} = \frac{I_{\text{FAIL}}}{100} = \frac{50 \text{ mA}}{100} = 500 \mu\text{A}$$

$$R_{\text{ASET}}^* = \frac{1.2 \text{ V}}{I_{\text{ASET}}} = \frac{1.2}{500 \mu\text{A}} = 2.4 \text{ k}\Omega$$

*The smallest valid value for R_{ASET} is 1.2 k Ω , because this corresponds to the I_{BIAS} maximum of 100 μA .

The laser degrade alarm, DEGRADE, is provided to give a warning of imminent laser failure if the laser diode degrades further or if environmental conditions such as increasing temperature continue to stress the LD.

The laser fail alarm, FAIL, is activated when the transmitter can no longer be guaranteed to be SONET/SDH compliant. This occurs when one of the following conditions arise:

- The ASET threshold is reached.
- The ALS pin is set high. This shuts off the modulation and bias currents to the LD, resulting in the MPD current dropping to zero. This gives closed-loop feedback to the system that ALS has been enabled.

DEGRADE is raised only when the bias current exceeds 90% of ASET current.

MONITOR CURRENTS

IBMON, IMMON, and IMPDMON are current controlled current sources from V_{CC} . They mirror the bias, modulation, and MPD current for increased monitoring functionality. An external resistor to GND gives a voltage proportional to the current monitored.

If the monitoring function IMPDMON is not required, the IMPD pin must be grounded and the monitor photodiode output must be connected directly to the PSET pin.

DATA AND CLOCK INPUTS

Data and clock inputs are ac-coupled (10 nF capacitors recommended) and terminated via a 100 Ω internal resistor between DATAP and DATAN and also between the CLKP and CLKN pins. There is a high impedance circuit to set the common-mode voltage, which is designed to allow for maximum input voltage headroom over temperature. It is necessary that ac coupling be used to eliminate the need for matching between common-mode voltages.




Figure 5. AC Coupling of Data Inputs

For input signals that exceed 500 mV p-p single-ended, it is necessary to insert an attenuation circuit as shown in Figure 6.




Figure 6. Attenuation Circuit

CCBIAS

When the laser is used in ac-coupled mode, the CCBIAS pin and the I_{BIAS} pin are tied together (see Figure 9). In dc-coupled mode, CCBIAS is tied to V_{CC} .

I_{BIAS}

To achieve optimum optical eye quality, a pull-up resistor R_z , as shown in Figure 8 and Figure 9, is required. The recommended R_z value is approximately 200 Ω ~ 500 Ω .

AUTOMATIC LASER SHUTDOWN

The ADN2848 ALS allows compliance to ITU-T-G958 (11/94), section 9.7. When ALS is logic high, both the bias and the modulation currents are turned off. Correct operation of ALS is confirmed by the FAIL alarm being raised when ALS is asserted. Note that this is the only time that DEGRADE is low while FAIL is high.

ALARM INTERFACES

The FAIL and DEGRADE outputs have an internal 30 k Ω pull-up resistor that is used to pull the digital high value to V_{CC} . However, the alarm output can be overdriven with an external resistor, allowing alarm interfacing to non- V_{CC} levels. **Non- V_{CC} alarm output levels must be below the V_{CC} used for the ADN2848.**

ADN2848

POWER CONSUMPTION

The ADN2848 die temperature must be kept below 125°C. The LFCSP_VQ package has an exposed paddle. The exposed paddle should be connected in such a manner that it is at the same potential as the ADN2848 ground pins. The θ_{JA} for the package is shown under the Absolute Maximum Ratings. Power consumption can be calculated using

$$I_{CC} = I_{CCMIN} + 0.3 I_{MOD}$$

$$P = V_{CC} \times I_{CC} + (I_{BIAS} \times V_{BIAS_PIN}) + I_{MOD} (V_{MODP_PIN} + V_{MODN_PIN})/2$$

$$T_{DIE} = T_{AMBIENT} + \theta_{JA} \times P$$

Thus, the maximum combination of I_{BIAS} + I_{MOD} must be calculated

where:

$I_{CCMIN} = 50$ mA, the typical value of I_{CC} provided on Page 3 with $I_{BIAS} = I_{MOD} = 0$.

T_{DIE} = die temperature.

$T_{AMBIENT}$ = ambient temperature.

V_{BIAS_PIN} = voltage at I_{BIAS} pin.

V_{MODP_PIN} = average voltage at IMODP pin.

V_{MODN_PIN} = average voltage at IMODN pin.

LASER DIODE INTERFACING

Many laser diodes designed for 1.25 Gbps operation are packaged with an internal resistor to bring the effective impedance up to 25 Ω in order to minimize transmission line effects. In high current applications, the voltage drop across this resistor, combined with the laser diode forward voltage, makes direct connection between the laser and the driver impractical in a 3 V system. AC coupling the driver to the laser diode removes this headroom constraint.

Caution must be used when choosing component values for ac coupling to ensure that the time constants (L/R and RC, see Figure 9) are sufficiently long for the data rate and the expected number of CIDs (consecutive identical digits). Failure to do this could lead to pattern dependent jitter and vertical eye closure. For designs with low series resistance, or where external components become impractical, the ADN2848 supports direct connection to the laser diode (see Figure 8). In this case, care must be taken to ensure that the voltage drop across the laser diode does not violate the minimum compliance voltage on the IMODP pin.

OPTICAL SUPERVISOR

The PSET and ERSET potentiometers can be replaced with a dual digital potentiometer, the ADN2850 (see Figure 7). The ADN2850 provides an accurate digital control for the average optical power and extinction ratio and ensures excellent stability over temperature.






Figure 7. Application Using the ADN2850 Dual 10-Bit Digital Potentiometer with Extremely Low Temperature Coefficient as an Optical Supervisor

ADN2848



ADN2848



NOTES
* DESIGNATES COMPONENTS THAT NEED TO BE OPTIMIZED FOR THE TYPE OF LASER USED.
**FOR DIGITAL PROGRAMMING. THE ADN2850 OR THE ADN2860 OPTICAL SUPERVISOR CAN BE USED.

Figure 9. AC-Coupled 50 Mbps to 1.25 Gbps Test Circuit, Data Not Clocked




Figure 10. A 1.244 Mbps Optical Eye. Temperature at 25°C.
Average Power = 0 dBm, Extinction Ratio = 10 dB, PRBS 31 Pattern,
1 Gb Ethernet Mask. Eye Obtained Using a DFB Laser.





Figure 11. A 1.244 Mbps Optical Eye. Temperature at 85°C.
Average Power = 0 dBm, Extinction Ratio = 10 dBm, PRBS 31 Pattern,
1 Gb Ethernet Mask. Eye Obtained Using a DFB Laser.

ADN2848

OUTLINE DIMENSIONS



COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2

Figure 12. 32-Lead Lead Frame Chip Scale Package [LFCSP_VQ]
5 mm x 5 mm Body, Very Thin Quad
(CP-32-2)

Dimensions shown in millimeters

ORDERING GUIDE

Model	Temperature Range	Package Description	Package Option
ADN2848ACP-32	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2
ADN2848ACP-32-RL	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2
ADN2848ACP-32-RL7	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2
ADN2848ACPZ-32 ¹	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2
ADN2848ACPZ-32-RL ¹	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2
ADN2848ACPZ-32-RL7 ¹	-40°C to +85°C	32-Lead LFCSP_VQ	CP-32-2

¹ Z = Pb-free part.

Anexo 6: Normativa ITU-T-G958

<http://www.itu.int/rec/T-REC-G.958-199012-S/en> (Acceso 23 – 9- 2014)

- Normativa 9.7 (AUTOMATIC LASER SHUTDOWN, pag 8 datasheet ADN 2848)

9.7 Seguridad del láser

Por razones de seguridad, de acuerdo con la referencia [1], o las necesidades nacionales, puede ser necesario proporcionar una facilidad de interrupción automática del láser (ALS) en caso de ruptura del cable.

Esta función se considera opcional. En particular, no es necesaria en los sistemas de clase I conformes a CEI 825-1 (1993).

El Apéndice II describe la funcionalidad requerida de interrupción automática del láser, cuando se implementa.

Cuando se implementa la facilidad de interrupción automática del láser, las informaciones siguientes, relativas al control, configuración y provisionamiento, se transmiten a través del punto de referencia S1 (véase el Cuadro 4-17/G.783):

Punto de referencia S	Obtener	Fijar
S1	ALS implementada	
	ALS activada/desactivada	ALS activada/desactivada
	Emisor en marcha/parado	Emisor en marcha/parado

Si se implementa la interrupción automática del láser, no debe degradarse la capacidad de localización de averías en caso de pérdida de la señal en el transmisor o receptor debido a otras causas que no sean la ruptura del cable.

- Normativas 10.3.1.1.2 y 10.3.1.1.3 (ALARMS, pag 7 datasheet ADN 2848)

10.3.1.1.2 Falla la transmisión (potencia de transmisión fuera de gama)

Este parámetro debe indicar si el nivel de potencia del transmisor se encuentra en la gama especificada en la Recomendación G.957 para el código de aplicación definido. Por consiguiente, toma dos estados: dentro de gama y fuera de gama. Debe proporcionarse una cierta forma de histéresis y un tiempo de integración (en estudio). Es sabido que si no se utiliza un acoplador y un detector adicional, el único parámetro que puede dar una indicación de la potencia de salida del transmisor es la corriente que pasa a través del diodo monitor del láser de faceta posterior. En ciertas condiciones de avería, el circuito que controla esta corriente puede enmascarar variaciones significativas en la potencia de salida del láser. El nivel de potencia exacto en el que este parámetro toma el valor «fuera de gama» no se especifica. El propósito de la comprobación de este parámetro es el de indicar si existe una avería importante en el transmisor.

10.3.1.1.3 Degradación de la transmisión (polarización del láser fuera de límites)

Este parámetro debe utilizarse para comprobar la corriente de polarización del láser del transmisor. El propósito de la comprobación de este parámetro es indicar la degradación del láser con antelación suficiente como para evitar la avería definitiva del enlace. No se especifica el valor en el cual este parámetro toma el estado de «polarización fuera de límites».

Anexo7: Application Note AN-637



One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106 • Tel: 781/329-4700 • Fax: 781/326-8703 • www.analog.com

AN-637 APPLICATION NOTE

ADN2848 AC-Coupled Optical Evaluation Kit

By Mark Murphy, Ferenc Barany, and Michael O'Flanagan

INTRODUCTION

This application note describes the 32-lead ADN2848 laser diode driver Rev. A1 evaluation kit. The evaluation kit is a demonstration board that provides ac-coupled optical evaluation of the ADN2848. This document describes how to configure the board in order to operate this part optically. The document contains the following information:

- Board description
- Quick start for optical operation
- Description of board settings
- Component list
- Schematic of board
- Board layout information
- Silkscreen image of board

BOARD DESCRIPTION

The ADN2848 is a 3V dual-loop 50 Mbps to 1.25 Gbps laser diode driver. To use the board in an optical configuration, a suitable laser diode driver must be soldered onto the board. The monitor photodiode, MPD, current is fed into the ADN2848 to control the average power and extinction ratio. The ADN2848 uses automatic power control, APC, to maintain a constant average power over time and temperature. The ADN2848 also uses closed-loop extinction ratio control to allow optimum setting of extinction ratio for every device. This board is configured for lasers in mini-DIL packages only. LEDs for Power Supply, DEGRADE, and FAIL are made available for monitoring purposes. **Power to the ADN2848 evaluation circuitry is only -3.3 V.**

QUICK START FOR OPTICAL OPERATION

To ensure proper operation in the optical configuration, verify the following:

1. Jumpers K3 and K4 are connected to A; Jumper K2 is connected to B.
2. If the input data is clocked, it is necessary to enable the clock select pin (CLKSEL). CLKSEL is enabled by connecting K4 to B. If the clock inputs are not used, or if the input data is not latched, connect K4 to A.
3. The power supply is diode protected to ensure the device is not damaged if a positive power supply is accidentally connected. The user may connect Jumper K1 (short circuit)

and power up the board by applying -3.3 V to the POWER input SMA, J3. If Jumper K1 is not connected, the user should make the power supply sufficiently negative to ensure that the supply is -3.3 V. The actual DUT supply can be measured at the anode of D1.

4. Apply a differential signal, typically 500 mV, to J6 and J7 (DATAN and DATAP). Single-ended operation may result in a degraded eye.
5. If the clock select pin is enabled by K4, apply a differential clock signal, typically 500 mV, to J4 and J5 (CLKN and CLKP). If the clock pin is not enabled, a clock signal should not be connected.
6. The optical eye and switching characteristics of the ADN2848 may be observed using a digital communications analyzer that has an optical input channel with the required bandwidth.
7. The bias and modulation currents can also be monitored by observing IBMON and IMMON, respectively. IBMON and IMMON are both a 1:100 ratio of I_{BIAS} and I_{MOD}. Both are terminated with resistors and so can be viewed at Test Points T3 and T4 using a voltmeter or oscilloscope.
8. To establish the desired average power and extinction ratio, the user should follow this procedure:
 - a. With the power supply turned off, adjust Potentiometers R20 (ERSET) and R21 (PSET) to approximately 20 k Ω .
 - b. With the evaluation board powered on and the data signal switching, the user can reduce the value of Potentiometer R21 to establish the desired average optical power.
 - c. Potentiometer R20 can then be reduced in value to increase the modulation current, and thus increase the extinction ratio. The bias and modulation currents can be monitored using IBMON and IMMON.

When adjusting the extinction ratio, the user should allow adequate time for the eye to settle. The allowable resistance range at the power set input (PSET), the Extinction Ratio Set Input (ERSET), and the Alarm Set (ASET) is between 1 k Ω and 25 k Ω . Resistors R31 through R33 ensure that the resistance at these nodes never falls below the minimum allowable value. If the node resistances increase above 25 k Ω , the ADN2848 may not operate within its specifications.

REV. 0

AN-637

Table I. Description of Board Settings

Component	Name	Function
J3	POWER	–3.3 V Power Input to Board
J4	CLKN	CLKN Input
J5	CLKP	CLKP Input
J6	DATAP	DATAP Input
J7	DATAN	DATAN Input
T1	IMPD MON	IMPD Current Mirror Monitor
T3	IBMON	Bias Current Mirror Monitor
T4	IMMON	Modulation Current Mirror Monitor
R19	ASET Potentiometer	Adjusts Bias Threshold Current for Degrade and Fail Alarms
R20	ERSET Potentiometer	Adjusts the Extinction Ratio
R21	PSET Potentiometer	Adjusts the MPD Current and Thus the Average Power
K1	K1	Jumper to Bypass Supply Protection Diode
K2	K2	Jumper for LBWSET
K3	K3	Jumper to Exercise ALS
K4	K4	Jumper for CLKSEL

Table II. Component List

Component	Quantity	Description
R19, R20, R21	3	50 k Ω Trim Potentiometers
D1	1	Supply Protection Diode (1N4001)
D2, D3, D4	3	SMD LEDs
C3–C11, C16–C18	12	10 nF Capacitors
C2	1	220 μ F Capacitor
C13, C14	2	1 μ F Capacitors (Loop Bandwidth Setting)
C15	1	1 pF Capacitor
C19 ¹	1	Not Populated
C12, C20 ²	2	220 nF
Q3, Q4	2	Transistors (SOT23)
C1	1	22 μ F
R15, R18	2	10 k Ω Resistors
R3	1	10 Ω Resistor
R5	1	100 Ω Resistor
R2	1	24 Ω Resistor
R1, R16, R17	3	330 Ω Resistors
R4 ¹ , R7 ¹ , R8 ¹	3	Not Populated
R31–R33	3	820 Ω Resistors
R11, R13, R14	3	1.5 k Ω Resistors
R25, R26 ¹ , R28	3	0 Ω Resistors
K1–K4	4	Pin Header Jumper Sockets
J3–J7	5	SMA Connectors
U1	1	ADN2848
U2 ¹	1	Laser Diode—Not supplied by Analog Devices
L1, L2	2	10 μ H Inductors
L4, L6	2	100 μ H Inductors
L3, L5	2	1 μ H Inductors

NOTES

¹Components that are not populated.

²The values of C12 and C20, the ac coupling capacitors, and Inductors L3 through L6 to IMODP and IMODN may be experimented with by the user. Changing the values of these capacitors may improve or degrade the pattern dependency of the circuit and may have implications on the jitter performance.


AN-637

Figure 1. Schematic of Board

BOARD LAYOUT




Figure 2. PC Component Side




Figure 4. PC Ground Plane




Figure 3. -5 V/-3.3 V Power Plane




Figure 5. Solder Side

AN-637





Figure 6. Silkscreen Image

Anexo 8: Contenidos del pack OrCad PCB Designer

	Suite Configuration Matrix	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
	LICENSING AND SUPPORT			
VIDEO	Floating Networked License	✓	✓	✓
VIDEO	12 Months Maintenance Support Included In Purchase Price	✓	✓	✓
	SCHEMATIC ENTRY + DATA MANAGEMENT	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
VIDEO	Graphical, flat and hierarchical page editor and Picture block hierarchy	✓	✓	✓
VIDEO	OrCAD Capture Market place for Apps, Models, Symbols and more	✓	✓	✓
VIDEO	Net Groups - Complex bus definition	✓	✓	✓
VIDEO	Intelligent PDF creation	✓	✓	✓
VIDEO	AutoWire	✓	✓	✓
VIDEO	44,000 Schematic symbols	✓	✓	✓
VIDEO	3D Footprint Viewer	✓	✓	✓
VIDEO	Coloured Components / nets	✓	✓	✓
VIDEO	Tcl TK scripting support	✓	✓	✓
VIDEO	Online design rule check including custom DRC capability and Waive DRC	✓	✓	✓
VIDEO	Forward and back-annotation of properties / pin-and-gate swaps	✓	✓	✓
VIDEO	Schematic Part and Library editor	✓	✓	✓
VIDEO	Cross-probing and cross-placing	✓	✓	✓
VIDEO	FPGA design-in / pin import & export	✓	✓	✓
VIDEO	Multiple PCB netlist interfaces	✓	✓	✓
VIDEO	SI Topology creation	✓	✓	✓
VIDEO	Digi-Key (PartLink App) Component Parametric data directly from web	✓	✓	✓
VIDEO	Property editor for pins, components, nets	✓	✓	✓
VIDEO	Component Information System	CIS option	CIS option	✓
VIDEO	Windows ODBC compatible format	CIS option	CIS option	✓
VIDEO	Interface to relational database and management systems	CIS option	CIS option	✓
VIDEO	Database query for part selection and parametric properties	CIS option	CIS option	✓
VIDEO	Schematic and BOM Variants Manager (Parts not Fitted and more)	CIS option	CIS option	✓
VIDEO	ActiveParts.com over 2,000,000 schematic parts ready to place	CIS option	CIS option	✓
VIDEO	CIS Database Management Interface (access control and more)	CIS Option + CIP E Option	CIS Option + CIP E Option	CIP E Option
VIDEO	Part search DIGIKEY, FARNELL, FUTURE, MOUSER, ARROW	CIS Option + CIP E Option	CIS Option + CIP E Option	CIP E Option
	PCB EDITOR	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
VIDEO	Physical, Spacing, Same net, Netclass and Class to Class rules	✓	✓	✓
VIDEO	DFM Pad Entry / Exit Rules	✓	✓	✓
VIDEO	Interactive Routing using Working Layer (layer selection popup)	✓	✓	✓
VIDEO	Multiple placement options, manual, quickplace, auto and room	✓	✓	✓
VIDEO	Placement directly from schematic, individually or window select	✓	✓	✓
VIDEO	Dynamic Shapes (dynamic copper pours) Plow and Heal	✓	✓	✓
VIDEO	Snake Routing for Hex pattern ICs	✓	✓	✓
VIDEO	Push, Shove and Hug interactive editing	✓	✓	✓
VIDEO	Embedded net names	✓	✓	✓
VIDEO	Curve Routing	✓	✓	✓
VIDEO	Auto Finish (Route Completion Tool)	✓	✓	✓
VIDEO	Through Board Transparency (OpenGL)	✓	✓	✓
VIDEO	Multi-line routing (Group Routing)	✓	✓	✓
VIDEO	Fan-out generators	✓	✓	✓
VIDEO	Flip Board	✓	✓	✓
VIDEO	Dynamic pad suppression / Unused Pad removal	✓	✓	✓
VIDEO	STEP 3D In/Out - IDF 3.0 In/Out - DXF In/Out	✓	✓	✓
VIDEO	STEP 3D viewer for selected item or complete PCB	✓	✓	✓
VIDEO	MCAD/ECAD Incremental design data exchange (IDX)	✓	✓	✓
VIDEO	Excellon NC Drill File export	✓	✓	✓
VIDEO	Gerber 274X, 274D artwork Output	✓	✓	✓
VIDEO	IPC2581 Import / Export	✓	✓	✓
VIDEO	Mentor® ODB++ and universal viewer	✓	✓	✓
VIDEO	DFM Checks including soldermask, solderpaste and more	✓	✓	✓
VIDEO	Dynamic rat suppression	✓	✓	✓
VIDEO	Move with autoroute adjust (Slide)	✓	✓	✓
VIDEO	Route cleanup, optimization (Glossing)	✓	✓	✓
VIDEO	Cross Section Editor	✓	✓	✓
VIDEO	Impedance Calculator	✓	✓	✓
VIDEO	Interactive / Automatic Silkscreen generation	✓	✓	✓
VIDEO	Single Click multiple via instantiation	✓	✓	✓
VIDEO	Manual Design For Test (DFT) / Test Prep	✓	✓	✓
VIDEO	Component Height DRC	✓	✓	✓
VIDEO	Alignment x and y for components and modules	✓	✓	✓
VIDEO	Associative Dimensioning	✓	✓	✓
VIDEO	CAD Translators - Import PADS, PCAD, OrCAD Layout	✓	✓	✓
VIDEO	Shape based curve fillet support, tapered traces	✓	✓	✓
VIDEO	Placement replication, template based design reuse	✓	✓	✓
VIDEO	Differential Pairs Physical rules and routing	✓	✓	✓
VIDEO	Constraint Regions, region based rules (Rigid-Flex; BGA regions)	✓	✓	✓
VIDEO	Total Etch Length - Max/Min Length	✓	✓	✓
VIDEO	Interactive Delay Tuning	✓	✓	✓
VIDEO	Automatic Design For Test (DFT) / Test Prep	✓	✓	✓
VIDEO	CAD Translators - Import Mentor® Boardstation	✓	✓	✓
VIDEO	Max Via Count rules	✓	✓	✓
VIDEO	Dynamic Heads-up Display for critical rules	✓	✓	✓
VIDEO	Dynamic DFA rules based interactive placement	✓	✓	✓
VIDEO	Differential Pair Static Phase Control rules	✓	✓	✓
VIDEO	Offset Routing	✓	✓	✓
VIDEO	Layer set rules	✓	✓	✓

VIDEO	Extended (X)net rules			✓
VIDEO	Propagation delay rules (Min/Max, Relative) for nets or groups			✓
VIDEO	Pin Pair rules			✓
VIDEO	Net Scheduling, T-Point rules (pin to T-point), T-Point definition			✓
VIDEO	Via array / Shielding - Shape and Trace based			✓
VIDEO	Design planning - Create hierarchical Bundles			✓
VIDEO	Design planning - Create, Edit Flows			✓
VIDEO	Design planning - Assign Flows to Layers			✓
VIDEO	Dynamic Shape based curve fillet support, tapered traces			✓
VIDEO	Split View			✓
VIDEO	Group route via pattern			✓
VIDEO	Design Planning - Plan Spatial Feasibility analysis & feedback			Design Planning Option
VIDEO	Design Planning - Generate Topological Plan			Design Planning Option
VIDEO	Design Planning - Convert Topological plan to traces (CLINES)			Design Planning Option
VIDEO	Auto Interactive Break-out (AiBT)			Design Planning Option
VIDEO	Auto Interactive Delay Tune (AiDT)			PCB High-Speed Option
VIDEO	Auto Interactive Phase Tune (AiPT)			PCB High-Speed Option
VIDEO	Remove Tuning			PCB High-Speed Option
VIDEO	Timing Vision (Coloured tracks based on constraint adherence)			PCB High-Speed Option
VIDEO	Electrical Constraint rule set (ECSets) / Topology Apply			PCB High-Speed Option
VIDEO	Electrical rules (Reflection, Timing, Crosstalk)			PCB High-Speed Option
VIDEO	Package Pin Delay (for die-2-die delay) rules			PCB High-Speed Option
VIDEO	Dynamic Differential Pair Phase Control rules			PCB High-Speed Option
VIDEO	Z-Axis delay feedback			PCB High-Speed Option
VIDEO	Advanced Constraints (formulas, relational)			PCB High-Speed Option
VIDEO	Backdrilling			PCB High-Speed Option
VIDEO	Segment over void detection			PCB High-Speed Option
VIDEO	Spread lines between voids			PCB High-Speed Option
VIDEO	Constraint Manager: HDI rule set			Miniaturization Option
VIDEO	Micro-via and associated spacing, stacking and via-in-pad rules			Miniaturization Option
VIDEO	Constraint driven HDI design flow			Miniaturization Option
VIDEO	HDI micro-via stack editing			Miniaturization Option
VIDEO	Line Fattening			Miniaturization Option
VIDEO	Hug Contour routing (Flex)			Miniaturization Option
VIDEO	Manufacturing rule support for embedding components			Miniaturization Option
VIDEO	Embed components on inner layers			Miniaturization Option
VIDEO	Support for Cavities on inner layers			Miniaturization Option
VIDEO	Support for Vertically placed components on inner layers			Miniaturization Option
VIDEO	Dual Side Contact Embedded Components			Miniaturization Option
VIDEO	Concurrent Team Design - Layer by Layer			PCB Team Design Option
VIDEO	Concurrent Team Design - Functional block partitioning			PCB Team Design Option
VIDEO	Concurrent Team Design - Team design dashboard			PCB Team Design Option
VIDEO	Concurrent Team Design - Soft nets			PCB Team Design Option
VIDEO	Concurrent Team Design - Constraint Editing per Partition			PCB Team Design Option
VIDEO	Concurrent Team Design - Manage Netclasses per Partition			PCB Team Design Option
VIDEO	Swap pins on a FPGA (based on FPGA rules) in PCB Editor			FPGA System Planner
VIDEO	Reoptimize pins on a FPGA (using FPGA rules)			FPGA System Planner
VIDEO	Parameterized RF etch elements			PCB Analog / RF Option
VIDEO	Asymmetrical Clearances			PCB Analog / RF Option
VIDEO	RF Etch elements editing			PCB Analog / RF Option
VIDEO	Bi-Directional interface with Agilent ADS			PCB Analog / RF Option
VIDEO	ADS schematics Import Agilent into DE-HDL			PCB Analog / RF Option
VIDEO	Layout-driven RF design creation			PCB Analog / RF Option
VIDEO	Flexible Shape Editor			PCB Analog / RF Option
VIDEO	PSpice SIMULATION	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
VIDEO	Bias Point, DC sweep, AC sweep & transient analysis (with Temperature)	PSpice AD	PSpice AD	PSpice AD
VIDEO	Parametric Analysis	PSpice AD	PSpice AD	PSpice AD
VIDEO	Learning PSpice Free Templates	PSpice AD	PSpice AD	PSpice AD
VIDEO	Analog behavioural modelling	PSpice AD	PSpice AD	PSpice AD
VIDEO	Stimulus editor	PSpice AD	PSpice AD	PSpice AD
VIDEO	Model Editor for device characterization	PSpice AD	PSpice AD	PSpice AD
VIDEO	Interactive waveform viewer & analyzer	PSpice AD	PSpice AD	PSpice AD
VIDEO	IBIS / DML model support	PSpice AD	PSpice AD	PSpice AD
VIDEO	Monte Carlo: Statistical circuit behaviour and yield (Worst Case)	PSpice AD	PSpice AD	PSpice AD
VIDEO	Bias point voltages, currents and power display on schematic	PSpice AD	PSpice AD	PSpice AD
VIDEO	Sensitivity: Identifies critical circuit components	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Optimizer: Optimizes key circuit components	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Monte Carlo: Statistical circuit behaviour and yield multiple measurements	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Smoke: Detects component stress	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Parametric Plotter: Examine solution through nested sweeps	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Optimize Circuits through Curve or Parameter Fit	Advanced Analysis	Advanced Analysis	Advanced Analysis
VIDEO	Example Design Simple Circuit 1			
VIDEO	Example Design Simple Circuit 2			
VIDEO	Example Design Simple Circuit 3			
VIDEO	Example Design Simple Circuit 4			
VIDEO	Example Design Simple Circuit 5			
VIDEO	Example Design Simple Circuit 6			
VIDEO	Example Design Simple Circuit 7			
VIDEO	SIGNAL INTEGRITY	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
VIDEO	Pre- & Post-route signal integrity analysis		✓	
VIDEO	Graphical topology definition and exploration		✓	
VIDEO	Interactive waveform viewer		✓	
VIDEO	Macro modelling support (DML)		✓	
VIDEO	IBIS 5.0 support		✓	



VIDEO	IBIS ICM model support		✓	
	Spectre-to-DML		✓	
	HSPICE-to-IBIS		✓	
	Lossy transmission lines		✓	
	Coupled (3 net) simulation		✓	
	Differential pair exploration and simulation		✓	
	AUTOROUTER	OrCAD PCB Designer Standard	OrCAD PCB Designer Professional	Allegro PCB Designer
	6 Signal Layers at a time (no board layer limit or pin limit)		✓	✓
	Shape-based or Gridded routing		✓	✓
	SMD Fanout		✓	✓
	Trace Width by Net and Net Classes		✓	✓
	45-degree / Memory Pattern Routing		✓	✓
	Interactive Routing with Shoving and Plowing		✓	✓
	Interactive Floorplanning		✓	✓
	Online Design Rule Checking		✓	✓
	Flip, Rotate, Align, Push, and Move Components		✓	✓
	Placement Density Analysis		✓	✓
	High-Speed rules based autorouting			✓
	Min/Max, matched length rules based autorouting			✓
	Pin-pair rules, Area rules based autorouting			✓
	Crosstalk controls, parallelism rules based autorouting			✓
	Differential Pair Autorouting, Automatic net shielding			✓
	High-speed rules-based autorouting			✓
	256 signal layer limit		OrCAD AI Option	PCB Routing Option
	DFM rules-based autorouting			PCB Routing Option
	Automatic trace spreading			PCB Routing Option
	ATP generation			PCB Routing Option
	Layer-specific rules-based autorouting			PCB Routing Option

Anexo 9: Información del pack OrCad PCB Designer

CB Distribution



CB Distribution Southern Europe, SL - Avda. de la Industria, 29C. Of. 2.12 - 28760 Tres Cantos (Madrid) - España
Tel. +34 91 0024576 - Fax: +34 91 8049717
www.cb-distribution.es - info@cb-distribution.es

Cadence OrCAD PCB Designer Standard


For proven, scalable, cost-effective PCB editing and routing

The Cadence® OrCAD® PCB Designer Standard suite contains everything needed for schematic capture and PCB editing with a fully integrated design flow. A common database architecture, use model and library offer fully scalable PCB solutions for both OrCAD and Cadence Allegro® product lines, giving you the ability to grow and expand as designs and design challenges increase in complexity. The results are increased productivity, shorter design cycles, and faster ramp up to volume production.

KEY TECHNOLOGIES

OrCAD PCB Designer Standard includes:

- Cadence OrCAD Capture, a comprehensive solution for entering, modifying, and verifying complex system designs quickly and cost-effectively
- Cadence OrCAD PCB Editor, based on Allegro technology: an intuitive, easy-to-use, constraint-driven environment for creating and editing simple to complex PCBs



OrCAD PCB Designer Standard contains everything needed to take a PCB design from concept to production

BENEFITS

- Proven, scalable, cost-effective PCB editing and routing solution that grows as needed
- Provides a complete interconnect environment
- Includes a comprehensive feature set
- Features a front-to-back constraint management system for constraint creation, management, and validation
- Increases productivity through application integration
- Tight front-to-back integration

CB Distribution



CB Distribution Southern Europe, SL - Avda. de la Industria, 29C. Of. 2.12 - 28760 Tres Cantos (Madrid) - España
Tel. +34 91 0024576 - Fax: +34 91 8049717
www.cb-distribution.es - info@cb-distribution.es

FEATURES

Design Capture Technology

OrCAD Capture offers a comprehensive solution for entering, modifying, and verifying complex system designs quickly and cost-effectively. Whether used to design a new analog circuit, revise a schematic diagram for an existing PCB, or design a digital block diagram with an HDL module, OrCAD Capture allows designers to enter, modify, and verify the PCB design.

SCHEMATIC EDITING

The full-featured schematic editor enables users to place and connect parts from a comprehensive set of functional libraries. It uniquely packages the parts, ensures design integrity, and creates design netlists for any of the formats supported by Cadence.

PROJECT MANAGEMENT

The project manager enables users to collect and organize all the resources needed for the project throughout the design flow. The expanding tree structure makes it easy to organize and navigate design files, including those generated by PSpice and Cadence Allegro AMS Simulators, Cadence OrCAD Capture CIS, Cadence Allegro Design Entry CIS, and other plugins.

HIERARCHICAL DESIGN AND REUSE

OrCAD Capture boosts schematic editing efficiency by enabling subcircuit reuse—without having to make multiple copies. Using hierarchical blocks, designers simply reference the same subcircuit multiple times. Automatic creation of hierarchical ports eliminates potential design connection errors.

LIBRARIES AND PART EDITING

The library editor is accessed directly from the user interface. Users can create and edit parts in the library or directly from the schematic page without interrupting workflow. Intuitive graphical controls speed schematic part creation and editing. New parts can be created quickly by modifying existing ones.

EASY DATA ENTRY

Designers can access all part, net, pin, and title block properties or any subset and make changes quickly through the spreadsheet property editor.

PCB Editor Technology

PCB Editor Feature Summary

- Unlimited Database
- Netlist / Crossplace / Crossprobe
- Padstack & Footprint Editor
- 3DVisualization / Flipboard
- Customizable, Automated Drill Legend / NC Output
- Via-in-Pad Rules, Blind / Buried Via Support
- Autoplacement / Quickplace / Floorplanner
- Dynamic Shapes with Real-Time Plowing & Healing
- 2-DDrafting and Associative Dimensioning
- Multiple UNDO / REDO
- Gerber 274X, 274DARTwork Output Generation
- Valor® ODB++, ODB++(X) & Universal Viewer
- HTML-based Reports
- oFM DRCs (exposed copper, slivers, pastemask, etc.)

CB Distribution



CB Distribution Southern Europe, SL - Avda. de la Industria, 29C. Of. 2.12 - 28760 Tres Cantos (Madrid) - España
Tel. +34 91 0024576 - Fax: +34 91 8049717
www.cb-distribution.es - info@cb-distribution.es

- Interactive Etch Editing (push-n-shove of traces)
- Automatic Silkscreen Generation
- Split Plane Support
- SKILL(programming language) Runtime, Macro, & Scripting Support
- Variant Assembly Drawing / Bill-of Material Creation
- PCB / CADInterfaces - DXF, IDF, IFF Import, PADS*, P-CAD*
- Manual Testprep (testpoint generation & reuse)
- Snap Functions (precise drafting of lines /shapes)
- SameNet Clearance DRC Support
- Stacked Via Edit, Move
- Single-sided Design Jumper Support

Constraint Manager Feature Summary

- Physical Rules
- Spacing Rules
- SameNet Rules
- Properties & DRC

Capture Front-end / Data Management Feature Summary

- Graphical, flat, and hierarchical page editor
- Tcl scripting support
- Online design rule check
- Forward –and back- annotation of properties / pin –and-gate swaps.
- Graphical schematic part and library editor
- Cross-probing and cross-placing OrCAD PCB Editor
- FPGA design-in / pin import & export.
- Multiple PCB netlist interfaces.
- Property editor for pins, components, nets

PCB EDITING ENVIRONMENT

At the heart of the OrCAD PCB Designer Standard Suite is OrCAD PCB Editor—an intuitive, easy-to-use, constraint-driven environment for creating and editing simple to complex PCBs. Its extensive feature set addresses a wide range of today's design and manufacturability challenges. The PCB editor provides a powerful and flexible set of floorplanning tools. Powerful shape-based shove/hug interactive etch creation/editing provides a highly productive interconnect environment. Dynamic shape capability offers real-time copper pour plowing/healing functionality during placement and routing iterations. The PCB editor can also generate a full suite of phototooling, bare-board fabrication and test outputs, including Gerber 274x, NC drill, and bare-board test in a variety of formats.

CONSTRAINT MANAGEMENT

A constraint management system displays physical and spacing rules. Each worksheet provides a spreadsheet interface that enables the user to define, manage, and validate the different rules in a hierarchical fashion. This powerful application allows designers to graphically create, edit, and review constraint sets as graphical topologies that act as electronic blueprints of an ideal implementation strategy. Once the constraints are present in the database, they are used to drive the placement and routing processes for constrained signals. The constraint management system is completely integrated with the PCB editor.

FLOORPLANNING AND PLACEMENT

The constraint and rules-driven methodology drives a powerful and flexible set of placement capabilities, including interactive and automatic component placement. The engineer or designer can assign components or subcircuits to specific "rooms" during design entry or floorplanning. Components can be filtered and selected by reference designator, device package/footprint style, associated net name, part number, or the schematic sheet/page number. With thousands of components on today's boards needing precise management, real-time assembly analysis and feedback increases the designer's productivity and efficiency by placing components to corporate or EMS guidelines.


CB Distribution

cadence[™]
CHANNEL PARTNER

CB Distribution Southern Europe, SL - Avda. de la Industria, 29C. Of. 2.12 - 28760 Tres Cantos (Madrid) - España
Tel. +34 91 0024576 - Fax: +34 91 8049717
www.cb-distribution.es - info@cb-distribution.es

INTERACTIVE ETCH EDITING

The interactive routing capability of the PCB editor provides powerful, interactive features that deliver controlled automation to maintain user control, while maximizing routing productivity. Real-time, shape-based, any angle, push/shove routing enables users to choose between "shove-preferred," "hug-preferred," or "hug-only" modes. Shove-preferred mode allows users to construct the optimum interconnect path while the real-time, shape-based router takes care of dynamically pushing obstacles. Routes will automatically jump over obstacles such as pins or vias. The hug-preferred mode is the perfect solution when a databus needs to be constructed. In hug-preferred mode, the router contour follows other interconnect as a priority and only pushes aside or jumps obstacles when there is no other option. The hug-only option performs like the hug-preferred mode, but without the push-and-shove aggression on other etch objects. The real-time, embedded, shape-based routing engine optimizes the route by either pushing obstacles or contour-following obstacles while dynamically jumping vias or component pins.



Dynamic push-and-shove capabilities make interactive editing easy

DYNAMIC SHAPES

Dynamic shape technology offers real-time copper pour plowing/healing functionality. Shape parameters can be applied at three different levels. Parameters are structured into global, shape instance, and object-level hierarchies. Traces, vias, and components added to a dynamic shape will automatically plow and void through the shape. When items are removed, the shape will automatically fill back in. Dynamic shapes do not require batch autovoicing or other post-processing steps after edits are made.

PCB MANUFACTURING

A full suite of photo-tooling, bare-board fabrication and test outputs, including Gerber 274x, NC drill, and bare-board test in a variety of formats can be generated. More importantly, OrCAD PCB Editor supports the industry initiative towards Gerber-less manufacturing through its Valor ODB++ interface that also includes the Valor Universal Viewer. The ODB++ data format creates accurate and reliable manufacturing data for high-quality, Gerber-less manufacturing.

SALES, TECHNICAL SUPPORT, PRICING AND TRAINING

The OrCAD product line is owned by Cadence Design Systems, Inc. and supported by a worldwide network of Cadence Channel Partners like CB Distribution Southern Europe in Spain and Portugal.